基于PCI总线的高速多通道HDLC数据帧处理器芯片是各种网络环境和数据交换设备中的关键芯片.目前，计算机通信网络飞速发展，作为计算机主流的PCI局部总线将在光纤通信接口，高速数据的多媒体综合宽带业务中发挥重大作用.因此研究开发基于PCI总线接口和通信协议的超大规模集成电路芯片是具有应用前景和市场价值的.PCI总线资源是同一总线上的设备所共享的，每一个设备都必须具备一定的本地数据缓冲能力，以避免或减少在不能立刻进行PCI总线数据传输时数据丢失的情况.目前最常用也是最方便的方式是采用先入先出存储器FIFO（First In First Out）进行本地数据的缓冲.FIFO在进行数据缓冲的同时具有外部电路接口简单，易于使用的良好特性.通过为某一个用户提供足够深度的数据缓冲区，就可以解决PCI总线资源获取需要等待的问题.当一个PCI总线设备需要处理多个独立用户的数据传输时，我们可以为每一个用户都加入一个独立的FIFO用于各自的数据缓冲.但是如果用户的数量多达上百个，并且需要的存储量各不相同时，这种做法就不再适合.为了满足这类设计需要，目前主流的做法是以通用的双端口SRAM为核心，结合相应的管理电路，使得每一个用户都可以得到具有深度可灵活配置、外部接口与独立FIFO完全相同等特点的本地数据缓冲区资源.能够满足这样要求的电路我们称为多通道FIFO.我们所设计的多通道FIFO目前最多支持128逻辑通道.它采用块链表的数据结构对双端口SRAM进行组织和管理，系统主机（HOST）可对FIFO块链表存储器和通道状态存储器进行初始化配置.多通道FIFO内核分为收发相互独立的两个部分.每个模块的核心是数据缓冲存储器、通道状态存储器、块链表存储器及相应的传输控制电路.该芯片的FIFO模块在与一些国外同类型的商用芯片相比，芯片在线路接口速率和逻辑通道数方面进行了扩展，特别是改进和完善了数据缓冲区数据管理的结构和控制算法，减轻了数据交互过程中而导致的主机系统的负担，提高了PCI总线的利用率，提升了芯片整体的性能和运行效率，具有良好的实用价值.多通道FIFO模块的关键控制电路使用可综合的VerilogHDL语言进行描述.整个设计使用现场可编程门阵列（FPGA）在实际系统中进行了功能验证.