随着现场可编程门阵列（FPGA）的飞速发展,其在通信、控制等领域的应用越来越广泛。工艺尺寸的缩小不断推动着FPGA逻辑门数的增加,因此使得FPGA的功耗管理,特别是静态功耗的管理处于今后低功耗FPGA发展的重要位置。同时大逻辑门数的FPGA器件在生产过程中,由于芯片面积大,产生缺陷的概率较大,降低了其成品率,提高生产成本。本论文将门控电源技术应用于FPGA芯片的设计中,提出一种新型低功耗FPGA结构,主要内容如下:（1）以一种2000万门FPGA的结构为研究基础,采用海外40nm工艺库设计了四种电源开关网络电路,分别为PMOS并联开关链、PMOS缓冲并联开关链、软启动PMOS并联开关链和软启动PMOS缓冲并联开关链。对比分析了以上四种电源开关网络的电压损失和驱动能力等性能参数,仿真结果表明当器件并联数大于等于400、沟道宽长比为30时,能够获得较优的开关性能。（2）使用Virtuoso软件建立了有电源开关网络和无电源开关网络两种CLB逻辑块的电路模型。仿真结果表明,当CLB逻辑块处于静态条件下,相比于无电源开关的CLB逻辑块,有电源开关的CLB逻辑块的漏电功耗降低了99.9897%。（3）为有效提高FPGA芯片的成品率,论文提出一种基于反熔丝器件控制的新型低功耗FPGA结构,设计了反熔丝器件控制电路,包括高压编程电路、振荡电路、泵压电路、地址译码电路和编程开关电路。仿真结果表明此控制电路实现了对反熔丝器件的烧写功能。（4）为降低FPGA芯片的静态功耗,论文提出基于PMC控制的新型低功耗FPGA结构。首先采用Verilog语言实现了PMC的功能描述。然后对其进行功能仿真,结果表明能够实现动态电源管理的功能。最后通过DC综合,综合结果表明PMC的前端设计无时序违例。（5）论文提出一种基于SRAM配置点控制的新型低功耗FPGA结构,以此为指导思想,在Virtuoso软件中建立了CLB逻辑块电路模型,仿真结果表明,SRAM能够动态控制电源开关网络的开启和关断,且CLB逻辑块成功实现了128位移位寄存器的功能。（6）为进一步验证低功耗电源门控FPGA器件的可行性,论文设计了一种基于Spartan-6型FPGA的系统级低功耗验证系统,完成了PCB电路板设计和测试。静态测试结果表明,关断电源开关时FPGA芯片的泄漏功耗比开启电源开关时FPGA的泄漏功耗小99.99%以上。动态测试结果表明,低功耗门控电源FPGA器件中的电源开关和隔离单元设置对FPGA的功能实现和功能配置均无影响,且门控电源技术在FPGA器件中的应用具有较高的可实现性。