论文部分内容阅读
在半导体行业里，随着集成电路集成度的提高以及器件特征尺寸的减小，静电放电（ESD, Electro-Static Discharge）对集成电路芯片的潜在性破坏已经变得越来越严重。对于ESD保护器件而言，器件工艺的不同，各参数尺寸的变化对其ESD性能的影响趋势也是不同得，而且，对于不同的器件结构，各参数尺寸的变化对器件ESD性能的影响也存在着较大的差异。所以，对特定工艺下的ESD保护器件，研究各参数对其ESD性能的影响是非常重要得。本文主要研究了一款基于0.35μm40V BCD (Bipolar-CMOS-DMOS)工艺的GG-NLDMOS (Gate Grounded N-type Lateral Diffused MOS)器件的ESD特性。文章首先对ESD保护的基本设计机理、ESD保护的基本器件的工作原理以及ESD的测试模型进行了介绍。然后对原始GG-NLDMOS器件的TLP (Transmission Line Pulse)测试结果进行了分析，发现该原始GG-NLDMOS器件存在严重的非均匀开启性，再通过TSUPREM4和MEDICI仿真软件对GG-NLDMOS在ESD应力下的工作特性进行了分析。同时，结合仿真与TLP测试结果对几个器件参数对GG-NLDMOS器件的ESD性能的影响进行了分析，这些器件参数包括：沟道长度、漏端LOCOS长度、衬底电阻及有源区长板长度。其中衬底电阻通过改变衬底接触与源端N+注入区的距离，同时减小衬底接触的面积的方法来改变。文章还研究了基于NLDMOS的SCR(Silicon Controlled Rectifier)器件，通过仿真与TLP测试结果分析了寄生SCR导通的条件。最后介绍了该GG-NLDMOS器件的版图优化技术，包括隔离优化、有源区尖峰优化及金属走线优化。本文经过以上研究成功地抑制了GG-NLDMOS器件的非均匀开启性并有效地提高了其ESD性能。