块匹配运动估计是去除视频时间冗余的主要方法,已成为视频编码标准的核心模块。对于消费电子产品中的编码实现,要求编码器在限定的计算复杂度和功耗下完成视频压缩任务,由此,出现了对不同分辨率下的高速低功耗视频压缩硬件结构的设计需求。运动估计阵列占整个编码系统计算复杂度的50%以上,被认为是系统中计算最为繁重的模块。因此,将运动估计阵列集成到SOC设计中对视频编码应用越来越重要。论文开展高效的(高吞吐率、低功耗、低带宽)运动估计硬件结构设计和优化的研究。论文的主要成果和创新点如下:1)为了达到实时低复杂度视频编码的处理要求,提出一种节省面积的低比特表示全搜索运动估计引擎。使用源像素线性阵列(SPBLA)作为系统级架构,并针对系统瓶颈——基于ROM的脉动胞元和冗余的数据存储器,各自给出优化的方案。实现结果表明,相比传统性能最好的结构SPBLA,在保持相同吞吐率的前提下,所提设计以少量组合逻辑资源增加为代价换取大量存储资源的节省。2)为了满足便携式实时全高清视频的处理要求,基于SPBLA提出一种多宏块并行比特变换运动估计结构,克服以往2维阵列消耗资源较多且延时大的不足。所提结构易于并行扩展且更为节约资源,进一步还针对脉动胞元和数据存储器这两个系统瓶颈进行优化设计。实现结果表明,与同类设计相比,所提设计在面积和速度上均有改善。3)提出一种支持动态搜索区域的可变块大小运动估计硬件结构,弥补以往结构使用固定大小搜索区域所带来的不足,可同时降低外存带宽、计算复杂度和功耗。针对关键部件——搜索区域缓存,使用循环分布式存储结构来支持动态搜索区域的数据存取,地址逻辑简单易于LUT实现。对耗时的SAD计算阵列进行均衡的流水线划分和加法逻辑优化。实现结果表明,相比同类设计,所提设计以少量吞吐率损失换取面积效率和功耗效率明显改善。4)为了达到实时视频编码的低功耗、低带宽、省资源三个要求,基于改进的归一化部分失真搜索算法(DHS-NPDS),提出一种新颖的运动估计硬件结构。新结构支持归一化部分失真搜索和自适应搜索区域调整,前者可降低运动估计的计算复杂度,从而实现低功耗省资源两个要求;后者能避免不必要的外存访问,从而降低数据带宽。实现结果表明,相比同类设计,所提设计以少量吞吐率损失换取面积效率和功耗效率明显改善。