随着社会信息化不断深入，数字信号处理技术不断发展，而滤波作为信号处理过程中重要环节，对于整个电子系统至关重要。而FIR滤波器因线性度较好而被广泛应用。在实际工程应用中，采用FPGA实现滤波器在某些方面具有其它硬件无法比拟的优势，实现过程中，为了配合整个系统，需要考虑速度、硬件资源消耗这两个问题。本文对基于FPGA实现的FIR数字滤波器实现进行了研究，所做工作分为三个部分：1.研究了FIR滤波器的理论及三种传统的设计方法，并研究了各种方法的优缺点和有关设计要点。2.在大的框架下研究了滤波器两种实现方法，即基于MAC结构和基于DA结构的实现方法，MAC结构含有乘法器，而DA结构不含乘法器。MAC结构中研究了加法和乘法优化技术，它们包括并行结构加法、流水加法、简化加法器图算法，并研究了它们对资源和速度的影响，简化加法器图算法中研究了深度和加法个数对资源的影响，并给出了改进算法步骤；基于DA结构中研究了三种结构实现方法，讨论了各种的优缺点，改进结构是根据LUT输入特点进行改进的，然后研究了特例5抽头改进结构对资源与速度的影响。3.分别采用基于乘累加结构和IP Core设计一个32阶的低通滤波器，比较二者的性能，然后通过与Matlab产生的理论波形进行比对验证算法的可靠性和有效性，并分析可能的误差来源。