本文完成了一个低功耗10 bit精度,50 MS/s采样频率的流水线型模数转换器,重点讨论了降低模数转换器功耗的相关技术,以及影响模数转换器性能的主要因素,给出了电路实现的详细结构和仿真结果。该模数转换器通过运算放大器共享和省略采样保持实现低功耗。用单比特输出的第1级来取代采样保持电路,它能够在将信号摆幅减半的同时保持信噪比(SNR)不衰减,减半的摆幅对运放直流增益和带宽要求以及电容匹配要求降低,进而降低功耗。由于每级均采用运放共享技术,该设计只使用了4个运放,功耗相比传统结构降低近13。逐级缩小电容与运放的尺寸也进一步优化了功耗。文中采用单级高增益、大带宽的套筒式增益自举运放,以提高当级精度和线性度。输入前级采样开关使用栅压自举式的开关电路(Bootstrapped switch),以获得更高的线性度与采样精度。比较器采用失调较小的高速动态比较器,以减小静态消耗。在版图绘制时,多处考虑了匹配,进一步提高精度。采用0.35μm 2P4M CMOS工艺设计,在3.3 V电源电压下约消耗33mW功耗,核心部分面积为2.2mm2,采样频50MS/s,输入频5MHz时,仿真结果显示无杂散动态范围(SFDR)为80.27 dB,信噪失真比(SNDR)为61.17 dB。采样频率50 MS/s,输入频率为奈奎斯特频25MHz时,无杂散动态范围(SFDR)为79.49 dB,信噪失真比(SNDR)为60.75dB。