高性能脉冲/数据发生器作为通用数字信号源的典型代表在数据域测试仪器中占有重要的地位,其功能就是产生各种数字激励信号波形或时序,并根据用户需要任意配置这种波形或时序。鉴于高性能脉冲数据发生器在数据域测试中的重要性,结合电子科技大学承担的“高性能脉冲/数据信号发生器”科研项目,本文围绕多模式下多码型高速串行数据的产生方法展开研究,通过分析和比较各种技术,制定出串行数据产生和延迟调整的解决方案。设计中,利用现场可编程门阵列(FPGA)作为整个模块电路的控制部分,通过外部并串转换电路将低速的并行数据转换高速串行数据,实现连续模式、触发模式和门控模式下串行数据信号的产生和多项参数的调节,大大简化了硬件设计电路,获得了可编程性好、可靠程度高的高速数字信号。本文的主要工作包括:1.完成系统方案的制定,硬件电路的设计和调试工作;2.采用高性能低成本的FPGA实现多模式多码型数据的产生;3.在FPGA控制下,利用高速并串转换电路实现将数据存储器输出的低速并行数据转换为高速的串行数据流;4.用计数器和高精度可编程延迟线组合的方法实现信号延迟。