论文部分内容阅读
模数转换器(Analog-to-Digital Converter, ADC)在当代电子系统中发挥着日趋重要的作用。然而,CMOS特征尺寸逐步向深亚微米、纳米范围的演进,造成了器件按比例缩小和电源电压降低等一些非理想效应,从而给高性能ADC的设计带来了很大的挑战。对于传统的单通道ADC,其速度和精度逐渐达到了现有工艺和设计水平的极限,但是人们对于高速高精度ADC的需求从未停止。时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter, TIADC)利用速率较慢的多个子ADC交替并行工作,它可以在保持高精度的情况下实现高速度,现已成为超高速ADC的主流架构。TIADC理论上可以通过增加通道数来线性提高其速度,但是实际中由于通道间失调失配、增益失配、采样时间失配等失配误差的存在,严重影响了其整体性能。本文对存在于TIADC中的三种主要失配误差进行校准,通过分析现有校准算法的优缺点,研究并实现了一种针对三种失配误差联合校准的数字后台校准算法,它采用基于LMS迭代的自适应校准算法来校准失调失配和增益失配,采用基于输入信号统计反馈的校准算法来校准采样时间失配。该算法对输入信号频率(满足奈奎斯特采样定理)没有限制,理论上可以扩展到任意通道数,而且结构简单,硬件实现比较容易。为验证算法的有效性,本文首先建立了4通道400MHz 12bits TIADC的MATLAB/Simulink模型,对所设计的校准算法进行行为级验证,仿真结果表明,当归一化频率fin/fs=0.4115时,经本算法校准后ENOB从3.56bits提高到11.75bits。在此基础上,完成校准算法的Verilog代码,并利用Modelsim实现了校准算法的功能仿真,并将代码进行Quartus Ⅱ综合并下载到FPGA开发板上,FPGA仿真结果表明,经本算法校准后ENOB提高了8.14bits,进而完成了算法的硬件仿真测试。最后基于SMIC 180nm工艺库,对校准算法进行ASIC实现,利用Synopsys的Design Compiler综合工具完成校准算法的综合,并对综合后的电路进行后仿真验证及PT功耗分析,后仿真结果表明,经本算法校准后ENOB从3.56bits提高到11.70bits,然后利用IC Compiler工具实现了校准算法的自动布局布线,并设计产生了校准算法的版图。