论文部分内容阅读
高介电常数栅介质材料在集成电路金属氧化物半导体场效应晶体管(MOSFET)器件和宽禁带半导体功率器件中的作用极其重要。当器件特征尺寸降至45nm以下时,要求MOS结构栅介质层的等效氧化层厚度保持在10?以下,传统的二氧化硅结构将无法满足器件的性能要求,需要在栅介质层中引入高介电常数材料,以达到保证MOSFET特征尺寸持续缩小的目标。而在半导体功率器件领域,以高电子迁移率晶体管(HEMT)器件为例,为了在提高器件抗击穿特性的同时保证器件对沟道的控制能力,高介电常数材料的引入亦成为必然。本文研究的高介电常数材料为La2O3和Y2O3,它们被认为是下一代高介电常数栅介质材料的候选者,通过大量的实践与理论分析,主要研究结果如下:1.通过原子层淀积技术,研究了在AlGaN/GaN外延层上制备了La/Al生长循环比不同的高介电常数Al2O3/La2O3叠栅介质材料样品的特性。椭圆偏振仪和原子力显微镜(AFM)的测试结果表明,在总的生长循环数相同的前提下,材料的厚度基本保持一致,所有样品的表面粗超度的均方根(RMS)均小于0.47nm。随着La/Al生长循环比的降低,薄膜中的Al2O3增多,样品的表面粗糙度减小。这说明叠栅材料中的Al2O3组分能够很好地改善栅介质材料的均匀性,原因是由于Al2O3的吸湿性较弱,当薄膜中Al2O3的组分较多时,由于La2O3的吸湿性所引起的材料表面形貌变化会变弱,使材料的均匀性得到改善。电容-电压(C-V)测试表明样品的介电常数随着La/Al生长循环比的减小而显著降低,分别为20,17,13和9。这是由于La2O3组分吸收了较多的水汽,形成了La(OH)3,导致材料的介电常数急剧下降。随着La/Al生长循环比的降低,样品的平带电压出现负向漂移。通过XPS分析,发现在Al2O3/La2O3界面形成了电偶极子层,偶极子在介质中的位置不同解释了MOS电容平带电压负向漂移的原因。2.在P型硅衬底上制备了La/Al生长循环比不同的高介电常数Al2O3/La2O3叠栅介质材料样品。结果表明,不同La/Al生长循环比的材料样品的厚度基本一致。表面粗糙度的均方根均小于0.65nm。随着La/Al生长循环比的降低,样品的表面粗糙度减小且平带电压发生负向漂移。接着,利用本文第三章中所提出的电偶极子层理论,解释了平带电压负向漂移的原因。3.在P型硅衬底上制备了高介电常数Y2O3/Al2O3叠栅介质材料。其中,Y2O3通过磁控溅射技术制备。实验表明,相较于ALD技术,磁控溅射法会对薄膜的表面造成较大的损伤。通过C-V曲线发现,相比于直接将Y2O3制备在硅衬底上,在Y2O3与衬底间引入由ALD技术制备的Al2O3可以显著提升样品积累区电容的值并消除C-V曲线的回滞。对样品进行XPS分析后,发现高温退火之后,对于Y2O3直接与衬底接触的样片,在其衬底界面处有钇硅酸盐结构生成,这种结构的介电常数较低,导致电容值下降并引入了额外的氧化层陷阱电荷。接着,通过电导法计算了样品的界面陷阱电荷密度,结论是,Al2O3界面层的引入将导致界面陷阱电荷密度的增加。进一步,制备了Y2O3/La2O3叠栅介质材料样品。相比于Al2O3/La2O3叠栅材料,该样品的表面粗糙度较大。C-V曲线表明,样品的介电常数高于Al2O3/La2O3叠栅材料。但这种结构中的氧化层陷阱电荷和界面陷阱电荷的密度均相对较高。