论文部分内容阅读
为了进行更精确的()-粲物理实验研究——3-4GeV能区精确测量和研究J/ψ和ψ’能区内的稀有衰变，并确保中国的高能物理实验装置在这个能区继续保持国际领先地位，科学家们在广泛听取国内外专家意见的基础上，将对北京正负电子对撞机和北京谱仪进行重大升级改造。改建任务是在对撞机现有隧道内新建一个储存环，采用多束团、大交叉角对撞方式，亮度将提高两个数量级，建成后的北京正负电子对撞机(BEPCⅡ)成为当前国际上最先进的双环对撞机。升级后的探测器-北京谱仪Ⅲ(BESⅢ)将大幅度提高探测器的分辨率和粒子识别能力，减少系统误差，以与BEPCⅡ的高亮度提供的高统计精度相匹配。
本论文主要研究目标是研制BESⅢ触发快控制系统(FCS)，它是BESⅢ触发系统的重要组成部分，也是整个谱仪的关键控制部分。它控制着探测器读出电子学系统与触发系统协同运行，使数据获取系统记录有效事例数据。本文作者在高能所触发组的指导下，在充分调研与分析国际上同类装置的快控制系统(或触发定时系统)的基础上，结合BESⅢ实际需要与目前的先进电子技术，设计了触发快控制系统，同时对相关问题作了仔细研究。
本论文前两章首先阐述了国际高能物理实验装置电子技术的特点与发展，列出了本文的具体研究目标。介绍了北京正负电子对撞机和北京谱仪的升级改造规划，包括各子探测器的功能设计和期望达到的指标。分析了国际上同类装置——BaBar粒子探测器和正在建设的大型强子对撞机LHC的快控制系统，它们的设计给BESⅢ的快控制系统的功能结构设计和信号设置带来很多可借鉴之处。
在介绍BESⅢ触发快控制系统之前，本文首先对其要使用的光纤高速串行传输技术所进行的详细研究予与介绍。此技术用在BESⅢ中，关心的问题有：传输误码率，线路抗干扰性，错误报告及同步恢复，延时离散度，相位稳定性和辐照损伤特性等。本文选用TI的TLK1501作为串并转换器，Agilent的HFBR-5921L作为光收发器组成了一套完整的测试环境，对以上问题进行详细研究，得出了此传输线路特性的完整资料；同时针对一些问题提出了同步自动恢复方法，延迟晃动消除方法等解决方案，为光纤串行传输技术在FCS中的正确应用打下了基础。同时，还介绍了适用于高能物理装置使用的其它串并转换芯片如Agilent103xA，CERNGol等，并测试了它们的部分性能，比较了各种组合的优缺点。
BESⅢ触发快控制系统的主要任务一方面是将触发系统的快控制信号通过光纤或差分电缆下传到子探测器电子学系统和触发系统；另一方面收集子探测器电子学和触发系统上传的读出状态信号并进行处理；同时扇出BESⅢ时钟系统给出的与束团同步的41.65MHz系统时钟信号。本文详细介绍了触发快控制系统的结构和各个插件的功能。对作者的主要研制对象，也是FCS的核心——快控制主板进行了详细描述，包括电路设计、器件选择、FPGA内部的逻辑设计以及它与快控制子板的连接等。最后对快控制系统的小系统调试结果进行了介绍。
为了保证时钟系统的时钟与束团同步，作者研究了时钟同步信号产生方案，提出了两种方法：利用Pickup电极感应信号来产生和直接利用加速器的旋转频率信号的方法。作者用全高速电路设计了从Pickup电极感应信号中提取出同步信号的方法，保留了信号的快速特性，，为保证系统时钟的准确同步提供了可能。同时介绍了第二种方法的实现方案，为时钟系统的最终设计提供参考。
本论文的意义和创新之处：
1.本文研究内容属于北京正负电子对撞机(BEPCⅡ)重大改造工程项目，是北京谱仪Ⅲ(BESⅢ)的关键部分之一。此谱仪是国内唯一的大型粒子探测器。建成后，将是国际高能物理界C能区上性能最好的探测器，预期将能在()-粲物理前沿课题取得多项具有世界领先水平的重大物理成果。
2.在广泛的调研基础上，比较了世界上同类大型谱仪或对撞机的快控制系统的设计，如BaBar，CleoⅢ，Belle和正在建设的LHC等。并结合BESⅢ的实际需要，在VME总线基础上设计出一套功能完善，灵活，可靠的快控制系统。它具有丰富的快控制信号定义，多种读出状态处理方式和精确稳定的时钟扇出能力。
3.与各电子学的信号连接采用光纤，从而避免了各个探测器电子学之间的在触发系统形成共地干扰，同时，在光纤基础上引入高速串行技术，提高了数据传输的带宽与可靠性，减少了信号线数目，延长了传输距离。针对BESⅢ的实际应用，还研究了串行传输的同步恢复，延迟一致性问题，并提出解决方法，为快控制主板设计了触发端初始化及检测双工光纤链路方法。同时，对光纤传输链路在辐照条件下的使用情况也要作了理论和实验上的研究。为光纤高速串行传输技术在BESⅢ和高能物理实验中的应用打下了基础。
4.在时钟同步信号提取电路中，配合使用了多种高速电路设计方法与器件，如高速电路中的阻抗匹配，共基极放大，隧道二极管单稳态电路，超高速比较器，高速可重触发单稳态触发器等。电路没有低速元件或逻辑(如TTL逻辑)参与，总体采用高速的ECL差分电路，尽量保留了信号精确的定时信息。