随着全球信息基础设施的逐渐形成,许多重要的政府调控决策、商业经济信息、科技研究数据以及个人隐私信息等重要信息都通过网络进行处理、和存储。网络的安全,不仅关系到个人隐私的安全,更关系到国家的安全和社会的稳定。密码技术作为信息网络安全的关键技术,在维护国家和个人安全方面发挥着越来越重要的作用。数据加密是为了实现数据的机密性,是计算机保护信息的一种非常可靠的方法,依据确定的密码算法将敏感的明文数据通过加密变换成较难识别的密文数据,称为加密。需要用到明文数据时,再依据相同的密码算法进行解密得到明文数据,称为解密。算法的正确与否直接决定了能否通过加密后的密文得到正确的明文,算法的安全程度高低也直接决定了算法被破解可能性的大小。近年来,为了摆脱对国外加密算法过度依赖的问题,提高中国工业信息系统的“安全可控”能力。我国不断推进国家秘密算法的自主研发,现如今,我国的加密算法具有了替代外国商业密码算法的实力。有鉴于此,本文通过对国密算法的研究,采用Verilog HDL语言设计实现了基于AHB总线规范的对称分组算法SM1和SM4以及密码杂凑算法SM3的硬件单元。在300MHZ的时钟频率下进行仿真,杂凑算法SM3可以达到每秒对0.8Gb的数据进行处理;对称分组算法SM1和SM4均支持ECB、CBC、CFB和OFB的四种加密模式,其中SM1流水模式下可以达到5.49Gb/s,非流水模式下可以达到2.74Gb/s。SM4流水模式下可以达到1.54Gb/S,非流水模式下可以达到1.2Gb/S的加解密速度,在某安防设备中得到了应用。