当前,以太网IEEE802.3协议和TCP/IP协议是现今嵌入式系统接入网络的首选协议。以太网协议的核心是多节点共享信道,采用载波侦听/冲突检测(CSMA/ CD)协议解决信道控制问题。本文主要阐述了对IEEE802.3协议的相关研究。设计了基于FPGA的嵌入式以太网MAC层控制器。用Verilog-HDL设计的10/100Mbps以太网控制器主要包括:片上总线系统、发送模块、接收模块和流量控制模块等几部分,给出了相关组件的并行CRC32算法、HASH算法、结合元胞自动机和线性移位反馈寄存器的随机数发生器的设计方法,实现了10Mbps和100Mbps两种传输速率,半双工和全双工两种工作模式,并实现了通过介质无关接口(MII)与以太网物理(PHY)芯片相连接。设计了时钟管理系统,以减少设计的功耗消耗,其可以根据目前的工作状态对时钟的分配进行控制,以使设计可以应用于对功耗要求较高的环境中。本文构建了完整的功能验证环境,建立了测试向量,完成了功能仿真和调试。随着集成电路复杂度的增加,验证难度也不断增加,传统的验证方法学已经越来越不能满足集成电路设计的要求。本文对采用SystemVerilog语言、VMM(Verification Methodology Manual)方法学与错误注入技术相结合的验证方法进行了相关探索。在ALTERA的FPGA上进行了验证,逻辑仿真和物理板级验证结果都表明本设计实现了10/100Mpbs以太网通信相关功能。