伴随着数字技术的快速发展，广播事业也迎来了一次革命。由于无线数字音频广播能够提供CD质量的声音，增加附加数据业务，同时具有抗干扰、抗电波传播衰落、适合高速移动等特点，所以被普遍认为是继传统广播后的第三代广播。但是相对于我国已经拥有的DAB广播网络，价格居高不下的接收机芯片严重限制了我国广播事业的发展。因此，研制符合DAB标准的芯片具有重要意义。频率综合器是接收芯片的重要组成部分，本文围绕其理论模型展开讨论和初步设计，并对其中鉴频鉴相器(Phase Frequency Detector，PFD)和电荷泵(Charge Pump，CP)等关键部件进行了深入研究并最终实现流片测试。　　 本文首先介绍了频率综合器的基本概念和基本锁相环式频率综合器的数学模型。在此基础上得到本次设计的环路线性模型和噪声模型，结合各模块噪声的特性给出锁相环系统参数。同时，利用最大相位裕度法，得到三阶环路滤波器的器件参数，为系统整体优化做必要准备。在此之后，基于0.18μm CMOS工艺对频率综合器中的关键部件鉴频鉴相器和电荷泵部件展开设计。PFD电路采用TSPC(True Single Phase Clock)结构的D触发器设计，具有高速，低功耗和无死区等特点。考虑到电荷共享、电荷注入、时钟馈通等非理想因素，设计CP电路时采用了带误差放大器的源端开关型结构。同时，电路通过自偏置高摆幅的管联结构的电流镜对电流进行复制，有效的保证了充放电电流的匹配。最后基于Cadence软件平台完成了版图的设计优化和后仿验证，并且对芯片进行了流片验证。测试结果表明，在1.8V的工作电压下，PFD对各种逻辑都能输出正确电压值，完成了鉴频鉴相的功能。CP电路能够满足设计要求，输出电压在0.5～1.5V的范围内，充放电电流基本稳定在300μA，电流失配率小于1％。　　 不断实现频率综合器的高精度、高灵敏度、低成本、低噪声等特点是无线通信的技术发展的要求和研究的热点。同时作为无线数字广播产业链中重要的环节，开发高性能的接收芯片具有重要意义以及广阔的市场前景。