论文部分内容阅读
半导体硅工艺在过去的四十年里，无论是器件的工艺尺寸还是芯片性能，都是以指数形式增长。然而CMOS技术的极限似乎离我们越来越近了,在未来我们可能会看到越来越多其他技术与CMOS技术结合,以实现更多功能，同时又保持CMOS技术主要的逻辑功能。铁薄膜材料由于其极化效应，同时结合CMOS技术，已被广泛研究应用于新一代的非易失存储器。为了降低1T-1C(1Transistor-1Capacitor)结构的铁电存储器尺寸，研究人员制备并研究了作为1T(1Transistor)结构的铁电存储器单元的铁电场效应晶体管(Ferroelectric Field Effect Transistor)，铁电场效应晶体管的优势在于单元尺寸小、非破坏性读出操作和成本低。最近，铁电体也被用作介电材料，用于负电容器件，以突破硅-金属氧化物-半导体场效应晶体管(MOSFET)的60mV/dec亚阈值摆幅的限制。本文的主要目的是研究铁电晶体管的电学性能，包括逻辑转换功能和信息存储功能。为此设计与模拟了不同结构的铁电晶体管。首先,建立了MFIS-FeFET(Metal-Ferroelectric-Insulator-SemiconductorFerroelectric Field Effect Transistor)器件结构模型。通过改变器件栅极电压与材料参数，模拟了MFIS-FeFET存储窗口变化情况。模拟结果发现MFIS-FeFET的存储窗口会随着栅极应用电压、铁电薄膜厚度、绝缘层材料的介电常数的增大而增大。模拟研究了不同温度下MFIS-FeFET电学性质，结果表明，随着温度的升高，MFIS-FeFET的开关态电流比和亚阈值摆幅变小，阈值电压则是随温度升高而变大。然后，建立了隧穿场效应晶体管(TFET)的器件结构模型。模拟了TFET的转移特性和输出特性。通过改变材料参数，模拟研究TFET的电学性质的变化情况。结果表明TFET的亚阈值摆幅会随着源区掺杂浓度、绝缘层材料的介电常数增加而变小，随体硅厚度、绝缘层厚度的增大而减小。而开关态电流比值的变化趋势与亚阈值摆幅的变化趋势刚好相反。最后，建立了并模拟了一种新型的低功耗器件——铁电隧穿场效应晶体管。通过与FeFET的对比，发现铁电隧穿场效应晶体管具有亚阈值摆幅更低，漏电流更低的优势。并且利用铁电薄膜的负电容效应，还能够提高器件的开态电流，改善隧穿器件开态电流低的劣势。