短波差分跳频通信系统是一个集信息调制、信息解调和跳频图案于一体的通信系统,其技术体制与常规跳频不同,有效的解决了数据的传输速率问题。由于其通信距离和其抗干扰能力的优势,该通信系统通常用于对通信安全性要求高的军事通信中。在短波跳频系统中,组网一直是一个难题,本文针对组网问题在过去一些基于DSP或者是FPGA&DSP硬件平台的基础上引入了ARM处理器,ARM处理器能够承载操作系统方便了人机交互,并且外围接口丰富,组网模块可以在ARM承载的操作系统上实现。本文主要设计和实现了一种短波差分跳频通信平台,该平台考虑了短波差分跳频通信技术特点,结合了项目的性能需求,选取了合适的芯片,通用性较强。第一章主要概述了本次研究的背景;阐述了通信技术的发展;介绍了在通信系统中常用的微处理器芯片(FPGA、DSP和ARM)以及高速数据传输技术(RapidIO、PCI Express、千兆以太网等);描述了短波通信和跳频通信的技术特点。第二章,研究了短波跳频系统的发射和接收模型,并根据模型设计了硬件平台的基本框架;根据系统需求制定了系统的性能指标;根据系统指标完成了芯片的选型,并在现有资源的基础上,设计了各个芯片之间的接口,完成了硬件平台的整体设计。第三章,根据设计的硬件平台,制定了实现和调试方案;依照调试方案完成了硬件平台调试,主要包括DSP自启动、DSP芯片内部以及外设配置、FPGA的配置、RapidIO接口的配置、ARM以及相关外设的配置和HPI接口的调试以及Windows CE下驱动的开发等;实现了稳定工作的硬件平台,奠定了系统实现的基础。第四章,对全文的总结,指出了本次研究的不足,总结了经验,并提出了未来的研究方向。