论文部分内容阅读
随着互联网和多媒体技术的快速发展,信息量越来越大,给存储空间和传输带宽带来了困难,因而需要对数据进行有效的处理和压缩。最新静止图像压缩标准JPEG2000由于采用离散小波变换和优化截断嵌入式块编码(EBCOT)等技术,在编码效率和复原图像质量上均远优于JPEG等传统算法,必将在静止图像压缩领域占据主导地位。与此同时,两种算法具有比较高的复杂度,使JPEG2000实现起来比较困难。结构简单、实时性好、面积小和功耗低的离散小波变换和EBCOT的硬件实现方案已成为研究的热点。文章首先分析了JPEG2000标准编码的基本框架,然后针对JPEG2000编码系统中的最复杂的小波变换、位平面编码和算术编码三个部分分别进行了硬件实现方法的研究。在离散小波变换的硬件实现中,采用基于行的实现方式,以分时输入两行数据的输入方式实现行列并行处理,加快了小波变换的速度,提高小波变换的效率;采用内嵌边界延拓处理法,有效减少片内存储器资源需要,实现多级二维9/7小波变换只需要6行单口RAM容量大小的内部缓冲器。在位平面编码硬件实现中,将位平面编码算法中的三个扫描过程合并为一个扫描过程,实现了一种执行速度快、面积小的基于过程并行处理的位平面编码器。在算术编码器的硬件实现中,设计了基于三级流水线的JPEG2000算术编码器,从而实现了一个时钟可以编码一个输入数据的功能,改进了编码的效率。最后使用Verilog硬件描述语言分别对三个部分的硬件实现方案进行RTL级描述,并对其进行仿真和基于FPGA的综合,仿真和综合结果验证了硬件设计的正确性。