频率综合器是收发机的关键组成部分,它的指标是影响整个系统优劣的重要因素。随着近年来5G技术的发展,人们对宽频带频率源提出了低相位噪声和快速锁定的要求。但是由于环路稳定性等问题,频率综合器的锁定时间和频率分辨率和相位噪声之间有复杂的折中关系,因此本文围绕这一难点,研究并设计了一种宽带小数型锁相环频率综合器。本文阐述了小数型锁相环的研究背景及意义,根据S域线性时不变模型,对锁相环的关键模块进行了分析,得出整数型锁相环频率分辨率受环路带宽限制的局限性,并分析了小数分频原理为各模块的设计提供理论基础。本文设计了基于45nm SOI工艺设计的宽频带小数型锁相环频率综合器,主要模块包括压控振荡器,小数分频器,鉴频鉴相器和输出分频链路。压控振荡器是锁相环的关键模块,本文采用开关电容阵列扩大工作频带,在传统交叉耦合结构的基础上采用单独偏置的方式优化相位噪声,并提出加入源极电阻提高晶体管跨导的线性度,增加输出波形的对称性,从而减小相位噪声。仿真结果显示VCO频率范围为5.0GHz-5.8GHz,调谐范围为14.8%,最好相位噪声为-124.3d Bc/Hz@1MHz。小数分频器分为多模分频器和delta-sigma调制器两部分。本文设计的多模分频器由采用SCL结构构成的高速二分频单元和除2/3分频单元构成。deltasigma调制器采用MASH1-1-1结构把量化噪声调制至高频,减小带内噪声和杂散,并将SPI模块和delta-sigma调制器相结合减少PAD数量。仿真结果表明:多模分频器覆盖范围为650MHz-20GHz,在输入频率为20GHz时,最小输入摆幅为96m V,可实现1024-2047分频比,输出摆幅达到0.55-1V,具有良好驱动能力。编写testbench激励文件测试delta-sigma调制器,经过验证功能完全符合。鉴频鉴相器采用经典边沿触发式结构,设计的反馈延时回路消除了鉴相死区。仿真结果显示鉴频鉴相器可鉴别的相位差为[-1.94π-1.94π],无鉴相死区,分频链路工作范围为4GHz-12GHz。