论文部分内容阅读
随着大量支持USB的个人电脑的普及，USB成为PC机的标准接口已经是大势所趋，USB2.0更是将设备之间的数据传输速度增加到了480Mbps。USB2.0Transceiver(收发器)是连接USB2.0主控制器(HostController)、集线器(Hub)、外设(Device)的物理层接口。
用PLL实现的时钟倍频发生电路和用DLL实现的高速时钟/数据恢复电路是USB2.0收发器中的两个关键电路。本文介绍了这两个子电路的原理、分析、设计、模拟及测试。
PLL为电荷泵型锁相环，环形振荡器，参考时钟频率12MHz，产生480MHz的时钟供收发器电路使用。时钟抖动小于50ps。PLL芯片版图已交出流片，测试有待进行。
DLL用数字方式实现，工作在480MHz。DLL能够使本地时钟与输入随机数据同步，实现恢复时钟和数据的功能。相对于模拟的DLL，数字DLL具有结构简单，适应性强等优点。DLL芯片已经流片，并且测试基本成功，文中给出了测试结果及分析。
本文还介绍了设计超高速模拟电路的方法以及设计超高速模拟电路板图时应注意的一些问题。