论文部分内容阅读
安全芯片作为安全可信任平台模块(Trusted Platform Module,TPM),在特征数据产生和存储、敏感数据加解密以及安全认证等方面发挥着极其重要的作用。然而随着芯片攻击技术的发展,存储在ROM等非易失介质中的密钥信息极易通过版图反向工程和微探测攻击。这些攻击技术极大地降低了安全芯片的安全等级。物理不可克隆函数(Physical Unclonable Function,PUF)电路,通过提取芯片制造过程中的随机工艺偏差,可生成具有随机性、唯一性和不可克隆性的“芯片指纹”,非常适合用于提高安全芯片的安全等级。本文首先介绍PUF电路的研究意义和国内外研究现状;然后分别从PUF电路的结构设计、芯片实现和融合应用等方面展开研究;最后提出基于PUF电路的轻量型密码协议,并通过FPGA实现PUF与高级加密标准(Advanced Encryption Standard,AES)融合。论文的研究内容主要包括以下四个部分:高可靠性PUF电路设计:通过对温度和电压补偿技术的研究并利用电流镜结构的随机工艺偏差,提出一种具有温度和电压补偿能力的高可靠性多端口PUF;通过对MOS管零温度系数(Zero Temperature Coefficient,ZTC)点和电流型强PUF设计技术的研究,提出一种基于ZTC点的高可靠性强PUF电路;通过对集成电阻分压偏差和差分补偿技术的研究,提出一种基于电阻分压型DAC的高可靠性PUF电路。所提PUF均采用TSMC 65nm工艺全定制方式实现,版图后仿真结果表明在电压波动10%、温度变化-40~120℃的范围内,所有PUF的可靠性均高于97.8%(在不使用任何可靠性增强技术的前提下),且具有良好的随机性和唯一性以及其他相关特性。低功耗PUF电路设计:通过对电流镜结构和偏差网络复用技术的研究,提出一种基于共源共栅电流镜随机工艺偏差的低功耗强PUF,该PUF采用SMIC 65nm工艺全定制方式实现,后仿真结果表明该PUF具有低功耗特性;通过对双稳态PUF单元结构和共享头技术的研究,提出一款基于双稳态全NMOS单元的低功耗PUF,该PUF采用TSMC 65nm工艺全定制方式实现,PUF单元最小特征尺寸仅240F2,在1.2V/50MHz的工作条件下能耗仅为17.3f J/bit;通过对MOSFET电流分割和多端口PUF电路设计技术的研究,提出一款基于MOSFET电流分割偏差的低功耗多端口PUF,该PUF采用TSMC 65nm工艺全定制方式实现,单个端口功耗仅为0.32μW(@1.2V/100MHz)。轻量型PUF芯片实现:针对CMOS结构双稳态PUF电路面积大、功耗高、可靠性低等不足,利用4-T全NMOS单元设计了一款具有稳定性标志位的双稳态轻量型PUF芯片,该芯片采用TSMC 28nm工艺流片验证,实验结果表明该PUF不仅具有轻量型特性还具有稳定性标志功能。通过对反相器最大增益点和轻量型PUF电路设计技术的研究,设计了一款基于反相器最大增益点偏差的轻量型PUF芯片,该PUF单元电路由高阈值晶体管和电流饥饿型反相器构成,芯片采用TSMC 65nm工艺流片验证。测试结果表明该PUF具有极低的功耗(13.8f J/bit@1.2V)以及良好的随机性、唯一性和可靠性。PUF与密码算法融合:首先针对PUF相关的密码协议在可扩展性、数据库需求、抗攻击等方面存在的不足,提出一种基于PUF电路的可扩展轻量型设备认证协议,该协议支持设备和验证者双向认证并且验证者无需存储大量的CRP。然后根据提出的轻量型PUF电路,构建一种基于PUF电路的轻量型证明方案,该方案将证明协议与硬件特性绑定,可有效防御模拟攻击和物理攻击。最后利用SRAM上电初始值的特有属性并结合高级加密算法,提出一种基于SRAM-PUF电路的AES算法,该算法具有硬件特征识别属性并通过FPGA实现以验证其性能。本项研究可拓展新颖PUF电路的设计理念、提高PUF电路的整体性能,为面向安全芯片的PUF电路VLSI设计提供理论依据和方法指导,并为安全芯片防御物理攻击指明方向。