工艺的不断发展使得器件的特征尺寸(主要指MOSFET栅长)缩小到100nm以下，尤其是22nm之后，导致体硅CMOS技术遇到了瓶颈，体硅工艺已经不能遵照摩尔定律继续向前推进了。其影响因素众多，比如器件衬底效应、短沟道效应（short channel effect）和漏-体、源-体二极管的电流泄漏增加等。因为绝缘衬底上的硅（SOI:Silicon-On-Insulator）是全介质隔离，所以很好的弥补了体硅材料的缺陷和不足。与体硅CMOS工艺对比，绝缘衬底上硅在结构上的变化其实并不大，因此人们可以继续使用与体硅CMOS工艺相同的制造设备。但是，有效的把握和利用SOI的微妙变化也是很有必要的。就连最简单的集成电路设计也是从电路仿真开始的，因此精确的模型要求就显得尤其重要。以前的文章报道大多集中在某单一固定尺寸的模型，它们通常是由伯克利短沟道绝缘栅型场效应晶体管（IGFET）模型外加一个射频（RF:radio freqency）寄生子电路组成。由于缺乏适当的RF可缩放模型，对于电路设计者而言，可用器件尺寸的选择会受到大大的限制和制约，或者说需要一个相当庞大的建模工作量。因此一个RF可缩放模型的研究尤其重要，虽然目前也有一些工程师就可缩放规则做了一些研究。但是这些缩放方程物理意义并不明确，基本上是数值分析，纯数学表达式，这会导致在某些尺寸点可能会出现意想不到的问题，如出现负电阻或负电容等。鉴于此，一个以物理版图结构为基础的射频SOI MOSFET的可缩放模型亟待研究。　　本文根据某研究所0.13um TB MOSFETs（宏力提供）数据提取直流BSIMSOI(Berkeley Short-channel IGFET ModelSOI)模型参数，使得覆盖尺寸范围内的器件电容-电压（CV）、电流-电压（IV）特性曲线达到较好的拟合精度，误差均控制在5％以内。然后，以该模型为内核分析这批场效应晶体管的射频寄生情况。文章提出一种新型的测试结构,通过把MOSFET的漏和源短接、体开路的方法可准确提取其衬底寄生参数，并根据实际有效覆盖面积映射到其它尺寸的晶体管。接下来以版图结构为基础提取剩余寄生，分析晶体管物理结构，研究各射频寄生分量。主要是电阻、电容的主要组成成分及其详细计算公式，用以初步确定各寄生参量与器件尺寸的比例关系。最后，再结合晶体管射频小信号等效拓扑结构，采用解析提取方法进行参数提取并依据不同工作偏压下的测试数据（Sparameter:散射参数）进行优化，得到各寄生参量与器件尺寸间的关系，建立最终射频寄生可缩放方程，不仅较好的避免了上文提到工作量庞大的问题，而且scalable精度也得以保证。由于本文初步建立的scalable方程是以物理版图结构为基准，与参数提取、优化后的结果趋势大体相似，这就大大缩短了建模周期。