作为一种嵌入式微控制器，MCU(Micro Controller Unit)在通信、消费电子、计算机、医疗、仪器仪表等领域得到了广泛的应用，渗透到人类生活和国民经济的各个方面。在这些嵌入式应用系统中，基于8051指令系统的8位的MCU由于其低成本、高效能而始终占据着相当重要的位置。随着信息技术的飞速发展，传统的MCS-51嵌入式微处理器因其尺寸、功耗、速度、可靠性等特性已经难以满足一些场合的需要，因此微处理器芯片的开发、升级面临着新的挑战。SOPC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中，可编程系统级芯片SOPC已成为集成电路发展的主流。　　 本论文裁减并完善了与MCS-51系列微处理器指令集完全兼容的8051CPU核，减少了设计面积，又提高了处理速度。按照自顶而下的设计原则，分别设计了算术逻辑单元、中心控制器、定时/计数器、串行口、RAM和ROM单元。设计采用VHDL语言进行描述，并且用ModelsimSE6.0进行功能和时序验证，分析了综合结果，最后将8051CPU核下载到Xilinx公司的FPGA(Field Programmable GateArray)芯片(XC3S500E-4FG320C)上进行物理验证，结果表明软核达到预期的效果。　　 本论文设计完成的8051CPU核在最高时钟频率和指令执行效率指标上均优于传统的MCS-51内核。由于该核使用VHDL语言描述，可读性好，易于扩展使用，易于升级，适用于基于IP核复用技术的SOPC设计，因此，比较有适用价值。