低杂散、捷变频频率合成技术作为现代电子系统中一项极为重要的技术,对现代通信、雷达、卫星和电子对抗都具有相当重要的作用。特别是在扩频通信和雷达电子系统中,捷变频技术更是成为关键技术之一,它不仅具有优良的抗干扰能力,而且可以大大提高系统的处理增益,因此正倍受各国电子系统设计师们的青睐。目前国内超高速跳频通信和捷变频雷达尚未得到充分发展,其一大主要原因也是由于频率合成器捷变频性能达不到要求。因此,对低杂散、频率捷变频率合成技术的研究是一项非常重要而紧迫的课题。本文在对频率合成技术中的相噪、杂散理论以及捷变频技术研究的基础上,结合工程实际,详尽的阐述了某Ku波段全相参雷达射频收发前端的核心部件-Ku波段捷变频频率源的设计与实现。该设计充分利用了直接数字频率合成(DDS),锁相环(PLL),FPGA等各自的性能优势,既降低了各级变频本振和脉宽可变Chirp信号的实现难度,又在频谱纯度(相噪和杂散水平)与变频时间等关键技术指标上得到了较高的综合表现。在本设计中,多种模式的Chirp信号由DDS在较低的频率(60MHz)产生,然后通过三次上变频到Ku波段作为发射激励信号,为了尽可能的简化方案设计,接收本振信号的产生采用了与发射激励信号相同的二次变频方案,且参与上变频的两级本振信号分别由一个S波段捷变频PLL源和一个Ku波段超低相噪点频源提供。其中,S波段PLL本振源提供5MHz步进和400MHz的频率覆盖,并同时做到低相噪和频率捷变(≤10uS),可以说它很大程度上决定了整个部件的相噪、杂散和捷变频指标,因此S波段本振源的实现是本设计的技术难点之一。实测结果表明:在Ku波段最小步进为5MHz,带宽400MHz时,发射激励信号杂散电平优于-55dBc,接收本振信号杂散优于-60dBc,相噪水平均优于-96dBc/Hz@1KHz,系统最大变频(频差30MHz)时间小于10us,满足了系统收发前端的综合指标要求。