随着CMOS工艺水平的不断提高,科研机构也加大对微纳米加工科研平台的投入。CMOS器件作为半导体电路核心的基础单元,广泛应用于各类光电、生物、MEMS等器件和系统中。在国内外高校等研究中,迫切需要将各种新型电子材料、结构、工艺等研究成果与CMOS电路结合实现小型化、功能化和集成化。所以,CMOS工艺必然成为各个加工平台的基础工艺。目前,国内各个的科研平台对图形加工及工艺单个步骤的操作能力很强,但并未制定CMOS标准器件及完成整个工艺流程设计。所以本文基于科研平台制定了CMOS Baseline,完成了在6寸晶圆上的1.0μm双阱、双层栅和两层金属CMOS标准器件仿真及工艺流程设计。一方面可以以更及时有效的方式监控工艺过程,评估平台工艺能力和稳定性、检测工艺设备污染,将目标电路信息反馈到制造过程,改善工艺水平;另一方面可以制定微纳米实验室平台标准工艺,为研究者提供工艺参考信息。本文首先确定了标准器件及测试结构的种类,用于参数提取、工艺关键尺寸检测和可靠性与工艺缺陷监控。CMOS工艺历经51步制造流程,进行了8次离子注入和14次光刻。除了离子注入,其它工艺全部在微纳米加工科研平台上完成。基底材料是24-36Ω-cm、P型<100>硅。在制造n、p沟道离子注入前,进行了防晶体穿通离子注入,同时包含了n场和p场的离子注入。在后续的整个仿真中,本文首先使用Silvaco软件中的Athena工具对CMOS器件进行工艺建模及参数提取。然后使用Atlas完成器件特性功能仿真。最后在Cadence中进行器件建模,成功完成器件的基本功能使用。并根据实验室工艺能力,确定版图设计规则,完成标准器件及测试结构的版图绘画工作。至此完成了整个工艺的仿真工作,为后续流片、测试提供了数据,也为科研平台建立CMOS标准工艺提供指导意义。