随着半导体制造工艺的不断进步,晶体管的特征尺寸持续减小,微处理器设计已经从以Intel 4004(10um,1971年)为代表的微米设计时代进入到了当今以Intel酷睿i7 4770K(22nm,2013年)为代表的纳米设计时代。工艺的进步在带来高性能的同时,也使得微处理器的功耗持续增长,可靠性问题日益突出。功耗和可靠性已成为纳米设计时代首要考虑的问题。静态随机存储器(Static Random Access Memory,SRAM)是现代微处理器和片上系统中使用最广、数量最大、集成度最高的部件。庞大的数量使得SRAM阵列成为微处理器漏流功耗的主要来源。为了降低漏电流,电源门控技术被广泛的应用到SRAM阵列的设计中。为了提高集成度,SRAM设计往往采用最小尺寸进行,这使得其容易受到工艺偏差、器件老化等因素的影响,其中偏压温度不稳定性(Bias Temperature Instability,BTI)效应是近年来被认为对SRAM阵列影响最严重的可靠性问题之一。本文主要以低开销高可靠性的电源门控SRAM设计为目标,围绕着低开销的电源门控重启动电路设计、BTI效应对电源门控SRAM的影响和高可靠性的电源门控SRAM设计展开,文章的主要创新点和内容如下:1)设计了一种高效的电源门控电路重启动策略。电源门控电路重启动过程中的功耗和延时开销是该电路的主要开销来源。本文在电源门控电路中设计了一种电荷循环共享策略,它在有效降低电路状态转换过程中能量和延时开销的同时,也降低了电路重启动过程中的浪涌电流,减小了电源和地线网络的振荡,进而增加电路的可靠性。实验结果表明,在1.11%的面积开销下下,温度为25℃时,这一策略可以得到18.40%的唤醒能量开销减小量、3.27%的峰值浪涌电流减小量、9.73%的唤醒延时减小量。峰值浪涌电流的减小可以明显的减小地线振荡。2)提出了一个基于信号概率和活跃性概率的模型,用以评估正、负偏压温度不稳定性(Positive Bias Temperature Instability(PBTI)、Negative Bias Temperature Instability(NBTI))对电源门控SRAM的影响。实验表明,PBTI对电源门控SRAM的读和写操作影响明显。在PBTI、NBTI效应的共同作用下,106秒的工作时间可以使电源门控SRAM的静态噪声容限降低39.38%,写容限降低35.7%。利用CPU2000测试程序集的统计结果,我们发现本文提出的评估模型得到的静态噪声容限退化率比前人的结果小3.85%,更好的反映了电源门控技术对SRAM的影响。3)设计了一种低电压振荡的偏压温度不稳定性快速恢复电路。利用偏压不稳定性的恢复效应,该电路可以在细粒度上控制SRAM阵列快速进入或退出BTI恢复状态,减小电源门控SRAM阵列的性能退化。通过引入一条旁路电源线和一条旁路地线,可以将电路状态转换过程中主电源线和主地线上的振荡从100mV减小到10mV,从而大大的减小了振荡对邻近电路的影响,增加了可靠性。综上所述,通过电荷共享的重启动电路设计可以减小电源门控电路的启动开销;提出的信号概率和活跃性概率可以定量的分析BTI效应对电源门控SRAM的各种影响;利用低振荡恢复电路设计可以使得SRAM受应力作用而产生的BTI退化效应明显减弱,提高了电路的可靠性,同时也延长其使用寿命。所以,本文的研究有力的保证了电源门控SRAM设计的低开销和高可靠性,为电源门控SRAM设计进一步的广泛使用提供了支持。