随着MOS晶体管特征尺寸进入亚50nm尺度，器件中的短沟效应和DIBL效应日益严重，继续对传统结构的MOS器件进行等比例缩小已经面临诸多困难。为了克服这些问题，科研工作者们提出了很多新的器件结构，例如动态阈值晶体管DTMOS，垂直沟道器件VCMOS，平面双栅MOSFET，UTB，FinFET等等，然而这些新器件虽然从一定程度上缓解了缩小所遇到的问题，但是离真正解决还有很大的距离。 本文力图在此基础上继续突破传统器件的结构上的设计，分别对传统的MOSFET、FinFET作了设计上的优化，此外提出了两种全新的器件结构，研究结果证明：这两种器件以其非常优良的电学特性而非常有希望满足深亚微米以下器件的应用要求。 首先，在深亚微米以后，FinFET被认为是很有潜力的一种器件。但是FinFET器件的一个很大的问题在于控制栅和源漏区之间存在一个隔离区，这个隔离区所带来的一段薄硅膜(即所谓的“细脖子”)所产生的串联电阻非常的大，致使器件的驱动电流不高，很难达到高速器件的设计要求。本文针对于此问题，提出将用梯形的隔离区取代矩形的隔离区。研究结果证明梯形的隔离区能使这一部的寄生电阻大大减小。 其次，本文提出了一种从结构上创新的器件—混合栅MOSFET。该器件可以大大提高器件的驱动能力，同时由于其结构的特殊性使器件的散热性能非常好，从而为大规模集成奠定了基础。研究结果证明该器件适合于深亚微米时代的器件的高速应用的设计要求。 第三，本文提出了另一种新器件结构—双栅JFET(即双栅pn结场效应晶体管)。这个器件主要特点在于n型JFET和p型JFET的基本结构是完全一样的。换句话说，对于传统的MOSFET器件，实现n型晶体管和p型晶体管需要不同的工艺来实现，而对于双栅JFET来说，由于n型JFET和p型JFET的基本结构是完全一样的，所以实现n型JFET和p型JFET只要改变一下金属连线就可以达到。 第四，本文探讨了基于体硅技术实现FinFET的可能性。提出了一种基于体硅技术的准SOI-FinFET器件，并详细探讨了工艺上的可行性，基于北京大学微细加工国家重点实验室对准SOI-FinFET进行了进一步的研究。 最后，由于MOSFET在缩小过程中，由于在关态情况下泄漏电流的不断增加，使器件的低功耗应用设计变得越来越困难。本文另辟蹊径，在传统MOSFET器件的结构基础上引进了超低源漏掺杂uLDD(ultra-lowdopeddrain)结构，这个独特的结构能使器件的泄漏电流减小，从而为器件的低功耗设计提供了另一种选择。