论文部分内容阅读
在数字信号处理领域中,有限脉冲响应滤波器（FIR）以其内在的稳定结构成为人们的研究重点。FIR滤波器常常需要在短的时间内,完成大量非零项的多次无损乘加运算,才能保证理想的频率响应指标。然而,传统的二进制数系统下的FIR滤波器在超高速信息流的场合下,难以同时满足实时通信及滤波精度的要求。余数系统以其内在的并行性、模块化以及容错性强的特质为设计高性能的FIR滤波器提供了一个有效的方法。针对余数系统下的FIR滤波器各个模通道间的延时平衡性较差以及实现余数至二进制数转换器的面积和延时较大的问题,本文进行了如下的研究:从中国余数定理出发,讨论了模集合的选择方法,确定了集合{2n-1, 2n, 2n+1, 2n+1-1, 2n-1-1}作为本课题的模集合。这个5基数模集合确定的数据动态范围是5n?1位,满足当前主流的数字信号处理算法要求的动态范围。而且每一个模都具有2n和2n±1的形式,这种形式的模运算电路具有高效和易实现的优点,当动态范围给定时,模与模之间的平衡性较好。为了提升余数FIR滤波器的局部性能,研究了基于进位并行前缀计算架构的模加法器,给出了一个基于进位重返的并行前缀计算架构的模2n-1加法器,这种模2n-1加法器获得了更好的速度以及0的唯一表示。针对模2n+1加法器比模2n和2n-1加法器多1位的问题,在分析当前缩1码的模2n+1加法器的基础上,在算法级上,将数制转换和缩1码模2n+1加法器融合,给出了一个普通二进制数的模2n+1加法器,其延时近似等于模2n和模2n-1加法器,较好的平衡了电路的延时差异。在二进制数至余数的转换器中,针对模2n+1运算延时较大的问题,利用缩1码加法器作为转换的最后一级,减少了模2n+1通道与其它通道的差距。给出了一个基于CRT的普适的余数至二进制数转换算法,该转换器采用差值校正算法,不仅消除了CRT计算过程中的大值的模乘法运算,而且还排除了最终的模运算,理论分析表明,该转换器在同类转换器中是面积-延时有效的。在该算法的思想基础上,针对混合基算法无法同时处理多个模而导致基于此算法的剩余数至二进制数转换器面积和延时较大的问题。提出了一个基于中国余数定理的高效并行的转换算法并给出了电路实现.该算法采用模集合{2n-1, 2n, 2n+1, 2n+1-1, 2n-1-1},同时处理5个模,消除了所有超过动态范围的项,电路完全由加法器构成。基于基-4 Booth编码和Wallace树框架,给出了经典的模2n和模2n-1乘法器的算法和实现。针对模2n+1乘法器的性能较低的问题,提出了一个高速的缩1码模2n+1乘法器算法,并在此基础上,结合FIR滤波器的系数特点,提出了一个面积-延时有效的模2n+1乘法器,这个模2n+1乘法器的一个操作数和乘积结果采用普通二进制数表示,而另一个操作数采用缩1码表示,它采用了基-4 Booth编码,这种架构使得它的部分积个数是所有模乘法器中最少的,其性能超越了模2n和模2n-1乘法器。利用上述的算法和模块,实现了一组高速、低功耗及大动态范围的余数FIR滤波器,并将它们和普通二进制数下的FIR滤波器进行比较,结果表明,对于高阶高精度的FIR滤波器,采用余数系统构建的FIR滤波器在所有的解决方案中是最佳的。