锁相环(Phase-Locked Loop, PLL)是无线通信系统中最重要的部分。压控振荡器(Voltage Controlled Oscillator, VCO)是锁相环电路中不可或缺的一部分。接收机和发射机的信噪比很大程度上依赖于振荡器的噪声性能。低相位噪声VCO是实现高性能收发机的关键,所以一直都是射频领域的研究热点。然而,低相位噪声VCO的设计也是一个难点。由于片上无源元件的品质因数不高,以及MOSFET本身所固有的高闪烁噪声的影响,工作在高频段的VCO相位噪声较差,输出幅度较低。本文设计的24GHz CMOS电感电容压控振荡器较好地改善了这些不足之处,因此可以满足无线通讯系统的要求。首先,本文介绍了压控振荡器的工作原理、性能参数以及相位噪声模型。其次,对比常用的压控振荡器电路拓扑结构,确定本文采用的结构是NMOS交叉耦合结构,并分析了片上电感与可变电容器以及振荡器的交流小信号模型。接着,基于TSMC0.18um CMOS工艺,运用cadence软件设计了一个24GHz NMOS交叉耦合振荡器,并详细地阐述了设计过程及要点。最后,采用相位噪声降低技术,设计了一个低相位噪声压控振荡器。压控振荡器的调谐范围为23.10GHz～24.74GHz。在偏离载波频率100KHz处的相位噪声为-92.14dBc/Hz,在频偏1MHz处的相位噪声为-114.62dBc/Hz。中心频率处输出功率为1.24dBm。