在超大规模集成电路（Very Large Scale Integration,以下简称VLSI）物理设计中,版图规划问题将模块放置在一个给定的区域内,在满足模块间不互相重叠的基础上,优化一些相关指标（如线长、面积等）。版图规划是VLSI物理设计过程中非常重要的一个环节,对集成电路的性能指标,如可布通性、时延特性、功耗、电路可靠性等有重大影响。随着当前版图规划问题的约束不断增多和芯片上单元个数的快速增长。现有的一些算法比如模拟退火、贪心算法已经实现了对于布局的线长和布图面积的优化。本文在已有的VLSI版图规划研究基础上,针对版图规划的问题进行深入研究,并给出高效的算法。本文提出了基于线长和布局面积的多目标优化的混合算法的方法,极大的提升了布图的效果,使得总面积和总线长大幅度降低。本文主要内容如下:在第一章中,首先简要地阐述了集成电路的概念以及它的发展过程,并且介绍了我国集成电路的发展现状以及集成电路的机遇与挑战以及集成电路的设计流程以及物理设计的主要步骤。最后简要说明本文的主要贡献以及文章的段落结构。在第二章中,首先简要的介绍了版图规划相关知识,其次阐述了版图规划的问题描述,最后简要阐述了版图规划的表示法以及其数据结构。在第三章中,针对版图规划问题,我们在基于B*树的数据结构的前提下,提出了一种自适应混合文化算法来优化芯片的面积、总线长。该算法将一种有效的遗传搜索算法作为全局搜索方法,尽可能多地探索搜索空间,将一种有效的改进的模拟退火搜索算法作为局部搜索方法,挖掘搜索区域中的信息。在全局和局部开发之间采用死亡概率策略进行平衡。在第四章中,我们成功的将版图规划算法应用于GOA中。在该问题中,我们将基于B*树的结构与改进的模拟退火算法应用于GOA布局,在此基础上,我们又考虑了布线的问题。并引入了A*算法来解决布线。并成功的连接了所有线网。在第五章中,我们总结了本文的主要工作,并介绍进一步的研究方向。