论文部分内容阅读
模数转换器(Analog-to-digital Converter, ADC)作为模拟信号与数字信号的桥梁，是数字信号处理系统的关键部分。近年来，数字信号处理技术的飞速发展对高速高精度的ADC的需求越来越大。由于当前的CMOS集成电路制造工艺的限制，单片ADC很难满足高速采样率的同时还具有高的精度。 时间交替模数转换器(Time-Interleaved ADC，TIADC)利用M个相对低速、高精度的单片ADC并行交替采样，可以将采样率提高为单片ADC的采样率的M倍，是一种实现高速高精度的ADC的有效方法。然而由于TIADC存在着通道闾的失配误差（偏置失配误差、增益失配误差、采样时刻失配误差），这些失配误差会严重降低TIADC的整体性能，因此必须对这些失配误差进行校正。TIADC的通道失配误差中的偏置失配误差和增益失配误差相对容易校正，而通道间的采样时刻失配误差是TIADC的校正的难点和重点，因此，本论文主要研究TIADC的通道间的采样时刻失配误差的校正问题。 针对不同的应用需求，本论文提出了三种TIADC的采样时刻失配误差的校正算法。第一种，通过引入一个测试信号和一个额外的ADC，提出了一种TIADC的采样时刻失配误差的半盲校正算法，其利用引入一个额外的ADC使得TIADC系统具有更大的模拟输入带宽，提出的数字补偿技术解决了通过可变延迟线在模拟域补偿会受到可变延迟线本身精度对补偿精度影响的问题。第二种，通过引入一个频率为二分之一的TIADC的总的采样频率的测试信号，提出了一种两通道的TIADC的采样时刻失配误差的半盲校正算法，其采用了对测试信号进行预处理的方法，避免了对TIADC的校正后输出再进行滤波处理的要求，采用了工作频率为二分之一的TIADC的总的采样频率的低通滤波器从而降低了硬件的实现难度。第三种，基于TIADC的通道间的平均时间误差，提出了一种TIADC的采样时刻失配误差的自适应盲校正算法，其不需要任何的测试信号，利用LMS算法可以自适应的盲校正并且大大降低了硬件的复杂度、系统功耗以及硬件的实现难度。对于提出的三种校正算法，从理论原理上进行了分析并利用MATLAB搭建算法的系统模型并进行仿真验证。对基于平均时间误差的四通道16比特的TIADC的采样时刻失配误差的自适应盲校正算法进行了RTL级实现、仿真验证，并利用FPGA开发板进行了实现和测试。测试结果表明，校正后的SFDR改善了37.41dB，SNDR改善了31.5dB。