随着军事、航空航天、医疗电子等应用领域对高性能信息处理需求的日益增长，对信息处理系统的实时性、自适应性及小型化等方面的要求不断提高。本文以国家“九五”重点科技攻关项目97-772“自动测试系统与设备技术的研究”为背景，对并行处理技术、FPGA技术、实时总线技术等构建高性能信息处理系统的核心技术进行深入系统的研究探讨，提出了一种动态可重构的多DSP并行处理体系结构。本文首先介绍了“九五”攻关项目的研究成果——一种模块化、支持多DSP并行扩展的多功能VXI测试平台VVP(VXI Versatile Plug-in Platform)；然后，在VVP平台的基础上，利用FPGA动态配置技术，提出了一种新的动态可重构多DSP并行系统的设计实现方法；并对动态重构FPGA设计方法进行了研究，提出了极大静态电路逻辑设计方法和递增式走线的器件布线方法，以达到减小动态重配置时间，提高重构效率的目的；本文还对多DSP系统的性能分析和建模方法进行研究，提出了利用分布式有限状态机(Distributed Finite State Machine)的多DSP并行系统性能模型建模方法，并结合硬件描述语言进行分析、仿真。 第—章绪论部分阐述了选题的意义，介绍了高性能信息处理领域内实时信号处理技术、并行处理技术、FPGA技术和VXI总线技术的研究与发展现状，并介绍了课题提出的背景与主要研究内容与任务。 第二章系统地介绍了模块化、支持多DSP并行扩展的32位寄存器基“VXI多用途插板式硬件平台(VXI Versatile Plug-in Platform，VVP)”。本章详细阐述了VVP平台的设计思想、体系结构以及VVP控者模块逻辑设计的实现。并提出了VVP功能子系统“存储区地址全透明映射”的多向访问控制策略，以支持多层次插板模块。最后介绍了VVP基于多SHARC的可扩展并行处理系统的组成特点。 第三章分析了多DSP并行系统体系结构动态可重构的意义，介绍了FPGA动态配置技术，比较了现有的一些多处理器动态互连的设计实现方法，在此基础上，提出了利用局部动态重构FPGA技术设计实现实时动态可重构多SHARC功能系统的新方法。本章详细阐述了基于VVP平台的多SHARC功能插板的具体硬件实现，以动态重构FPGA设计为核心，论述了局部动态重构FPGA设计流程和方法，提出了极大静态电路逻辑设计方法和递增式布线方法，以达到减小动态重配置时间，提高系统运行效率的目的。在FPGA上设计实现了多SHARC的动态互连网络电路和硬件协处理电路，实现了多SHARC子系统的双重重构必性。最后以并行FFT算法为例，模拟验证了动态互连结构下的度行运算效率。 浙江大学博士学位论文 第四章论述了基于模型分析方法的性能研究对并行处理系统设计应用的重要性，结合VVP平台动态可重构并行系统的结构特点以及SHARC处理器的特性，对Petri网及查询队列等系统建模方法进行比较，提出了分布式有限状态机 （DFSM，Distributed Finite State Machine）的建模方法，井对在动态可重构 多SHARC系统运行的并行任务进行了的建模仿真。 第五章描述了符合VXI即插即用规范的VVP虚拟仪器软件系统结构模型，着重描述了基于WingX／WINNT软件框架下，已定制功能的VVP典型系统中虚拟仪器驱动程序、驱动程序功能面板、仪器软面板、知识库文件等软件模块的设计方法，以及在图形化软件开发平台下设计VVP应用程序的一般方法。 最后在第六章总结了本文的研究成果与创新点，并对下一步研究工作进行了展望。