论文部分内容阅读
构成集成电路的主要元件–晶体管尺寸进入45nm工艺节点后，栅介质氧化物的等效氧化层厚度（EOT）要求小于1nm，也就是几个原子层的物理厚度，传统的栅介质SiO2已经达到了使用极限。为了解决栅氧化层过薄引起的栅泄漏电流变大和满足器件尺寸进一步按比例缩小的需要，唯一有效的办法就是引入高介电常数栅介质替代SiO2以达到缩小EOT时增加栅介质的物理厚度。高κ栅介质的引入可以大大减小直接隧穿效应和栅泄漏电流。Intel在2007年首次将High-κ/Metal gate引入其45nm工艺，TSMC由于这种技术的可靠性问题在2011年12月才首次在其28nm工艺中引入High-κ/Metal gate。这主要是由于高κ绝缘层（HfO2或Hf基氧化物）自身存在大量的缺陷，随之带来大量的器件可靠性问题需要被深入的研究。因此，本文对高κ栅介质材料和高κ栅MIS器件进行了系统的实验研究，主要研究内容如下：1.原子层物理淀积（ALD）生长工艺对HfO2/SiO2叠栅结构的特性影响。通过大量的ALD生长实验，对ALD生长高κ栅介质的关键工艺条件，如臭氧浓度、生长温度和氧化剂对HfO2/SiO2叠栅结构特性的影响进行了研究。测试结果表明，由于臭氧浓度和生长温度会影响ALD生长过程中的反应的饱和程度，使得ALD生长的HfO2中的杂质含量、化学计量比、介电常数和电特性表现出较大的差异。同时，不同的氧化剂（H2O和O3）与金属前躯体TEMAH反应制备的HfO2/SiO2叠栅结构也表现出了明显的物理和电特性差异，这是由于不同的ALD反应原理导致的。2.热处理对HfO2/SiO2叠栅结构物理特性和电特性的影响。在ALD生长的HfO2/SiO2叠栅结构经过与后栅极（gate-last）工艺兼容的退火工艺处理后，对不同氧化剂生长的HfO2/SiO2叠栅结构的表面粗糙度、薄膜厚度、杂质含量、化学计量比和价带带阶进行了讨论。同时，制备的高κ叠栅结构Al/HfO2/SiO2/Si/Al MOS电容的电学测试结果表明，不同氧化剂生长的高κ叠栅结构在退火前后表现出了不同的平带电压（VFB）漂移，这是由于界面电偶极子造成的。MOS器件的I-V测试结果表明，不同氧化剂生长的初始高κ叠栅结构在栅电压为-2V时的栅电流均小于2×10-9nA,退火后均小于1×10-9nA。对高κ叠栅MOS电容的电学测试结果进一步分析得到，不同氧化剂生长的HfO2/SiO2叠栅结构MOS电容的主要漏电机制为肖特基发射。3.高迁移率衬底Ge上HfO2栅介质的ALD制备与特性分析。面向工艺节点进入22nm时需要提高器件沟道迁移率的要求，在高迁移率衬底Ge上进行了ALD生长高κ栅介质HfO2的实验。制备的HfO2/GeO2/Ge结构经过与源/漏区激活温度相同的退火温度退火后，对不同氧化剂生长的HfO2/GeO2/Ge结构进行了表征与分析。测试结果表明，退火会导致样品表面粗糙度增大、界面层厚度减小和电学特性恶化，H2O作为氧化剂生长的HfO2/GeO2/Ge结构尤其明显。作者推测这是由于GeO2/Ge界面在高温退火时生成了可挥发的GeO造成的，设计的GeO的挥发实验测试结果验证了这种推测的正确性。对HfO2/GeO2/Ge结构中的GeO挥发机理进一步分析得出，H2O作为氧化剂生长的HfO2/GeO2/Ge结构在退火后由于吸附的-OH加速了GeO在GeO2/Ge界面的生成和挥发，器件特性退化明显。而使用O3生长的HfO2/GeO2/Ge结构在退火后薄膜中的富氧可能会将生成的GeO进一步氧化成GeO2，使得GeO的挥发不明显，表现出了较好的电特性。4.研究了预氧化应力消除（SRPO）预处理技术对HfO2/GeO2/Ge在高温退火后电特性的改善。为了验证和研究SRPO预处理技术对界面应力的改善机理，首先使用了SRPO预处理技术生长了HfO2/Si结构。测试结果得出，SRPO预处理技术可以减小SiOx/Si界面层中的缺陷，增大界面层中的Si3+/Si1+比来减小Si+-O-形式的界面电偶极子对高κ叠栅结构电学特性的影响。为了改善HfO2/GeO2/Ge结构的热稳定性，改进后的SRPO预处理技术被用来对Ge片进行预处理，然后使用了ALD制备HfO2/GeO2叠栅结构。退火后HfO2/GeO2叠栅结构的测试结果表明，SRPO预处理可以改善HfO2/GeO2叠栅结构在退火后粗糙度变大和电学特性的退化。这可能是由于SRPO预处理获得了高密度的Ge4+界面层，在一定程度上抑制了GeO的解吸附。制作HfO2/GeO2叠栅结构MOS电容电学特性测试结果表明，相比于传统RCA工艺处理的Ge片上生长的HfO2/GeO2叠栅MOS电容，SRPO预处理得到的HfO2/GeO2叠栅MOS电容在栅电压为3V时栅漏电流为前者的1/23。