论文部分内容阅读
数字逻辑电路既可以采用基于“与／或／非”运算的传统布尔(Traditional Boolean, TB)逻辑,也可以采用基于“与／异或”运算的Reed-Muller(RM)逻辑来实现。目前,在TB逻辑综合方面已经开展了深入而全面的研究,并发展出许多EDA工具用于集成电路设计。同时,有关RM函数的逻辑综合与优化正吸引越来越多研究者的兴趣,其原因包括：(1)随着集成电路技术的发展,构成RM逻辑的“异或”门无论是速度,功耗还是面积都获得了极大的改进,使之更加适合实际应用；(2)与TB逻辑相比,近一半的电路,如采用RM逻辑进行综合可以获得更加简单的结果；(3)RM逻辑具有良好的可测试性等。另外,相比于单一的TB逻辑或RM逻辑,事实上,大多数电路本身就是二种逻辑的混合体,因此,理想的电路综合策略应该是同时采用TB逻辑和RM逻辑相结合的双逻辑综合。本文着重关注RM逻辑的混合极性逻辑综合及其在逻辑电路双逻辑综合中的应用。在混合极性RM逻辑综合与优化中,本文分别对二级混合极性和多级混合极性RM函数逻辑综合与优化方法进行了讨论。针对混合极性搜索空间大,现行的算法运行时间长的问题,本文在二级混合极性RM逻辑综合与优化中提出了基于多数覆盖的二级混合极性RM逻辑综合方法。该方法在下面三个方面进行了改进：(1)用不相交乘积项替代最小项,减少算法数据的运算量,达到提高算法运算速度的目的；(2)提出乘积项位操作概念并替代传统的乘积项海明距用于逻辑优化,达到进一步简化逻辑函数的目的；(3)用多数覆盖技术实现逻辑函数的混合极性综合与优化。实验结果表明相比于现行的一些算法,本文的算法在保证优化的同时,运算速度获得明显改进,并且运算速度对逻辑函数的变量数不敏感。在多级混合极性RM函数逻辑综合中,本文详细介绍了我们以往在该方面的研究成果。包括基于真值矢量的多级混合极性逻辑综合与优化算法、基于onset表的多级混合极性逻辑综合与优化算法。并提出了改进的onset表多级混合极性逻辑综合与优化算法。改进的算法在面积优化方面有所下降(约-8%),但在运算时间上狭得了极大的提升(约82%),同时,改进的算法可以用于多输出RM函数逻辑综合与优化。在电路双逻辑综合方面,本文首先在分析和比较各种逻辑探测技术的特点基础上提出逻辑探测和拆分方法。包括基于不相交乘积项的逻辑探测和拆分算法以及基于多数覆盖的逻辑探测和拆分算法；进一步提出RM逻辑在逻辑函数的双逻辑综合中的应用；最后将对逻辑函数的功能验证进行讨论,提出适合传统“与／或”逻辑、RM逻辑和双逻辑的功能验证方法。实验结果显示,绝大多数的电路适合用双逻辑进行综合,相比于单一逻辑综合结果,经双逻辑综合后,多数电路的面积可以进一步优化。