近年来,随着人们节能意识的增强,节能产品的应用越来越受到重视,在通信产品中人们对于节能型产品也提出的更高的要求。无论是在传统的通信系统或当前的3G、4G通统系统中,射频功放都是一个必不可少的器件。但是由于射频功放本身固有的非线性特性导致了其效率低下,为了降低功放的非线性特性,同时提高其利用率,人们提出了很多用于改善功放高效率的方法,其中之一的“数字预失真功放(DPD)”即是当前研究的比较为广泛和有效的功放线性化的技术,随着人们对于数字预失真技术研究的深入,其应用前景日益广阔。数字预失真在线性化功放的同时能有效的改善由射频功放的非线性特性而带来的差的邻带交调(ACLR)特性,因而提高功放的利用率,而功放的效率的提高对于降低整个通信系统的成本、减小系统的体积的同时能带来营运成本的降低。功放的非线化特性在功放处于其饱和功率点附近运行的时候特别明显,由此而带来系统的邻带交调(ACLR)特性的恶化和EVM特性的降低。这种现象在宽带通信系统中,如宽带的码分多址(WCDMA)、宽带的OFDM系统中,显得尤为严重。线性化功放需要对当今通信系统中使用的较为普遍的射频功放有较为清楚的了解,在理论上需要我们对功放所遵循的数学模型有较为深入的研究。过去人们将射频功放看作是无记忆效应,这种功放模型对于提高功放的效率较差,不能满足当今系统的要求。随着人们对于记忆效应的功放模型的研究的深入和实际应用的认识的加深,通信系统中功放的线性化和其效率的改善均有较大的提高。本文首先对于当今研究的较为成熟的功放模型做一个简要的介绍,并对比各模型的实现的复杂度和可行性,同时考虑的实际系统的需求,从中选择满足要求的模型-“记忆多项式模型”。随着半导体技术的提高,可编程逻辑器件(FPGA)的性能有了很大的改善。由于可编程逻辑器件的高性能、低功耗、大的存储容量、可定制能力强等特性,被广泛应于各种信号处理系统中,特别是现代通信系统中,需要大量的高速的处理能力的芯片时,可编程逻辑器件有其不可或缺的作用。本文主要围绕如何利用可编程逻辑器件实现DPD系统中的“记忆多项式模型”以及相关模块而展开。同时,针对当今3G系统中常用的Doherty功放对于记忆多项式模型进行改进,提出“分区间的记忆多项式模型”。最后,我们给出实现后的FPGA以及相应的Matlab仿真结果,同时,也给出实际的平台上的测试结果图。