数字信号处理(DSP)技术已成为人们日益关注并得到迅速发展的前沿技术。然而,DSP技术实现主要载体之一的DSP处理器的性能从体系结构到指令系统等诸方面虽具有灵活的可编程性,但其性能的提高往往是以相对较慢的计算速度为代价的,不能满足一些对数据处理速度要求很高的应用与需求,如实时视频处理,因此又出现了一种可以应用于DSP技术的新型计算方式,即可重构计算。可重构计算技术既具有软件编程的灵活性,又有ASIC方式实现DSP技术的高效性。 本文在对DSP技术、可重构计算技术及可重构硬件(FPGA)逻辑结构和可重构DSP系统结构进行剖析研究的基础上,首先提出了一个可重构DSP计算系统的基本结构;随后,从对相关的DSP算法及功能的研究出发,找出了两类与DSP实现相比更适合于FPGA实现的算法:一类是分时复用的算法,一类是基于卷积运算的DSP算法;在对DSP算法(FIR/IIR/DFT/DCT/DHT)的研究过程中,引入CORDIC理论,找到这几种算法实现中的共同的部分,设计出一个统一的可编程模块;然后利用这一模块设计出了一个可重构的并行处理系统结构;最后,利用Altera公司的FPGA芯片及综合仿真工具对所设计的系统结构的功能进行综合仿真,并将仿真结果与C语言软件编程及MATLAB仿真方式的结果做比较。比较结果表明,该设计对FIR滤波和DFT变换的结果与软件编程及MATLAB仿真的结果是一致的,证明本文中的可重构并行处理系统结构的设计是成功的,即在这一结构中,不需要改变系统的整体结构,只要为不同的系统功能配置不同的系统参数以及模块间互联网络结构,即可实现不同的DSP算法。这一可重构并行处理系统可以作为数据计算量大、对速度要求高的应用系统中的DSP计算引擎或者主机的协处理器来使用。