FPGA EDA支持软件的流程一般包括七个部分：电路的输入、功能仿真、逻辑综合、单元划分、布局布线、时序仿真和编程下载。布局是整个设计流程中非常关键的一步，其主要功能是确定逻辑单元在芯片中的物理位置。由于布局是一个NP完全问题，通常使用模拟退火算法求解。随着集成电路规模的不断增大，传统的布局算法在运行效率上越来越显得力不从心。如何依靠先进的计算模型和工具提升布局效率成为一个亟待解决的问题。本文以传统经典模拟退火算法为基础，结合多核并行程序设计技术，首先提出了一种基于划分策略的并行模拟退火算法。该算法采用横向和纵向划分交错进行的划分策略，首先将芯片划分成多个子区域，然后依次分配给各个线程，每个线程仅负责各自区域内逻辑单元的移动。然后又提出了一种基于分块思想的并行模拟退火算法。该算法采取了两次划分的策略，首次划分将芯片分成面积相等的多个模块，每个线程负责一个模块；第二次划分将各个模块再次划分成四个相等的相位，相位内的逻辑单元可以移动到四周相邻的其他相位内，同一时间，所有线程处理的相位编号相同。实验结果表明，两种算法都能在基本保证质量的前提下提高FPGA的布局效率，同时能保证算法的确定性。