随着Intemet的迅速发展，对网络交换技术也提出了越来越高的要求。下一代网络交换的核心技术就是高性能的网络交换设备，优良的性能主要表现在具有较大的交换容量、较高的吞吐率、较小的延迟时间并且能够在任意流量下都具有较低的丢包率。目前，虽然交换机和调度器都有成功开发的集成电路芯片，但大多都是由国外厂商研制开发的，其核心技术和知识产权也掌握在国外开发商的手中，而且受到半导体制造工艺限制，单个芯片在电路规模、I/O管脚数及处理速度上都受到了限制，要想实现多端口、大规模的交换和调度芯片十分困难。因此，有必要对网络交换和调度技术作进一步研究，寻求一种可扩展的网络交换结构以适应下一代网络发展的需要。 在多个网络交换方式中，输入队列(IQ)交换方式由于其速度不受存储器存取速度的限制成为网络交换的主要方式。IQ交换采用虚拟输出队列(VOQ)机制，将每个到达的包按照其目的地址的不同存放存在相应的输入缓冲中，有效地降低了头部阻塞(HoL)给IQ交换带来的，从而使系统的最大吞吐率达到100％。IO调度算法主要分为两大类：最大权匹配算法(MWM)和极大尺寸匹配算法(MSM)。前者以LQF算法为代表，拥有优秀的性能，但其硬件复杂度高达O(N<'3>logN)，使其很难实际应用；后者以iSLIP，FIRM和RDSRR等算法为代表，拥有较低的硬件复杂度，其性能却逊于前者，尤其在非均匀流量及大负载情况下算法不稳定。自1999年提出了iSLIP算法之后，近年来不断有新的IQ调度算法提出，其目的都是为了改善MSM算法在非均匀流量下性能不理想的状况。本文对这一问题也作了研究，提出了一种自适应双门限算法SATRR。该算法通过为输入队列施加队列长度阈值和队首包等待时间阈值，使得具有较大权重的队列得到优先调度，从而在控制硬件复杂度的前提下，改善了算法的性能。仿真结果表明，在均匀流量模式和非均匀流量模式下，SATRR算法的延迟特性均优于其它MSM算法，取得了性能与硬件复杂度的良好折中。 在设计高性能调度算法的基础上，本文研究了可扩展网络调度系统FSSA的硬件实现。FSSA是在国家自然科学基金资助下提出的一种公平可扩展网络交换调度结构，它由若干片容量较小的调度器串联而成，在中心控制器的控制下，各子调度器并行工作完成大容量、多端口的调度任务。在实际应用中，FSSA可根据需要扩展成不同容量和端口数的调度器，不仅速度高，而且规模可扩展，从根本上解决单个调度器容量和端口受限的问题。研究采用Xilinx FGPA设计实现了64x64的基于FSSA的调度器。该调度器由4片Xilinx Virtex-4芯片级联构成，每片完成16x64．的子调度器任务。设计中充分合理地应用了Xilinx Virtex-4 FPGA的新特性以及其内嵌的IP核及功能模块，如高性能输入输出串/并、并/串转换器ISERDES和OSERDES、数字时钟控制器DCM等，从而节省了大量宝贵的逻辑资源，提高了芯片的速度和性能。仿真和验证结果表明，本设计功能正确，每个子调度器可以同时处理16路800Mbps的数据，满足设计要求。 文章第一章主要介绍课题背景及意义，第二章介绍SATRR算法的原理及性能仿真结果，第三章详细给出FSSA系统的结构设计方案，第四章介绍设计开发工具以及器件特性，第五章是基于FPGA的系统实现方案和结果。第六章给出验证方案，最后是结论部分。