频率合成是雷达、通信等电子系统实现高性能指标的关键技术,很多现代电子设备和系统的功能实现都依赖于所用的频率合成器性能。直接频率合成(DS)、锁相(PLL)和直接数字频率合成(DDS)是三种常用的频率合成技术。DDS频率转换速度快、频率分辨率高,但其输出带宽窄、输出频率低和杂散较差。文中首先分析了几种基于DDS的捷变频技术方案。结合系统中W波段频率源的要求,提出了将DDS输出频率经上变频至所需工作频段的系统方案,并据此得出S波段DDS指标要求。然后对S波段DDS进行全面的方案论证,并针对相位噪声、杂散等系统主要指标作了可行性分析。根据要求,DDS芯片选择AD9858并用FPGA XC3S50控制其跳频功能的实现,其中FPGA的开发采用Verilog HDL硬件描述语言编程在开发工具Xilinx ISE中完成。功率控制芯片选择HMC470LP3,和放大器、混频器等器件来搭建S波段上变频链路。链路中几个比较关键的滤波器在详细分析方案中指标的可行性后定制,其余滤波器采用ADS、Filter-Solution等软件进行仿真设计。测试结果表明DDS两路输出信号相位噪声均优于-117dBc/Hz@10kHz。15xMHz信号杂散抑制优于75dBc,输出功率9dBm；S波段DDS输出信号功率-7.5dBm,杂散抑制优于55dBc,功率在0～31dB范围内变化时线性度良好。该S波段DDS应用于W波段脉冲源中,对文中所关心的由DDS引入杂散的抑制为55dBc；应用于W波段跳频脉冲源中,输出信号功率-20.33dBm,中心频率200MHz内杂散抑制50dBc,功率变化线性度良好。