论文部分内容阅读
1965年,Intel公司的创始人之一Gordon E. Moore预言集成电路产业的发展规律:集成电路的密度每三年增长四倍,特征尺寸每三年缩小(?)倍。集成电路的特征尺寸大小从180nm,130nm,逐渐过度到90nm,65nm和45nm[1-5],随着特征尺寸的不断减小,晶体管阈值电压等参数成比例缩小,导致漏功耗越来越大。漏功耗在总功耗中的比重不断增大,而以往研究者关心的问题是如何减小芯片的动态功耗,忽视了漏功耗的研究。目前,在急需减小芯片漏功耗的背景下,设计者们对漏功耗做了较为详细的调查,提出了多种漏功耗减小技术,例如多阈值技术、晶体管堆栈技术等。本文将以能量恢复时序电路的基本单元——触发器作为研究对象,考察深亚微米工艺下减小集成电路漏功耗的方法。本文的主要内容包括以下几个部分:首先,介绍了深亚微米工艺下三种主要的漏电流:亚阈值漏电流、栅极漏电流和漏源-衬底反偏结电流,并详细介绍了它们的作用机理。漏电流越来越大,漏功耗减小技术逐渐发展,文中分析了已有的传统CMOS漏功耗减小技术。漏功耗减小技术主要分为活动漏功耗减小技术和休眠漏功耗减小技术。活动漏功耗减小技术包括晶体管堆栈和P型电路设计技术等;休眠漏功耗减小技术包括多阈值技术等。其次,本课题的创新点主要集中在对能量恢复时序电路的漏功耗减小技术研究上,因此详细介绍了几种典型的能量恢复电路和触发器结构,对这几种能量恢复电路的工作原理和触发器结构进行了讨论。并使用多种活动漏功耗减小技术对触发器进行了设计优化,考察了设计电路在时序系统中的应用。分别对电路的活动漏功耗测量方法、能量恢复时序电路的沟道长度偏置技术以及能量恢复时序电路的P型设计技术进行了讨论。本文选取ECRL和CPAL这两种典型逻辑电路探索研究适用绝热电路的沟道长度偏置技术和P型设计技术,结果证明提出的实现方案在总功耗和漏功耗上都得到有效地减小。最后分析了深亚微米下休眠漏功耗减小技术在时序电路中的应用情况。以CPAL电路触发器为研究对象,验证了功控休眠技术减小能量恢复时序电路总功耗和漏功耗的效果。