在混合信号系统中,A/D转换器(ADC)是一个非常关键的部分。视频信号处理、无线通信等应用领域中,DSP技术的快速发展使得对单芯片ADC的要求越来越高。流水线结构ADC具有能同时实现高采样速率和高分辨率的特点。一般而言,对于10bit、1MSample/s以上的ADC系统,流水线结构是一种合适的设计方案。 本论文所述设计中,基于0.6微米互补型金属氧化物半导体(CMOS)工艺,设计并实现一种10-bit高性能、低功耗的流水线模拟-数字转换器(ADC)。在信号输入端采用了采样保持放大器(SHA)以提高信号-噪声失调比(SNDR)及ADC线性度。使用了采样电容优化技术以降低功耗。采用数字纠错技术使比较器失调范围的要求放宽到0.25伏,进而采用了低功耗动态比较器。仿真及测试结果显示,该设计在20MHz采样率、3MHz输入信号下达到了58dB的SNDR,相当于9.38个有效位数(ENOB)。同时,由于采用了低功耗运算跨导放大器(OTA)和动态比较器,在5V供电电压下该ADC功耗仅为49mW,实现了可用于无线通信和视频处理应用的高性能单芯片ADC设计要求。 本论文中首先分析了流水线ADC的系统原理,讨论了系统的非理想特性、误差来源和主要设计约束,接着在第三、四章讨论了主要电路结构——开关电容、运算放大器、动态比较器等的设计考虑及优化技术,然后在第五章中对后端设计中关于提高可实现性和可靠性的考虑进行了分析,并总结了仿真、测试结果。