自MIL-STD-1553B总线协议标准制订以来,1553B总线在军事领域和民用领域的应用越来越广泛。然而基于该协议标准研制的相关产品大部分只能支持1Mbps的数据传输速率,这很难满足现阶段的军用系统和民用系统对数据高传输速率的需求。本文结合MIL-STD-1553B总线协议对高速1553B总线系统的设计与实现进行了深入的研究,使其在提高数据传输速率的同时又能够兼容原有的1553B总线系统。针对高速1553B总线系统的设计与实现,首先详细地分析了MIL-STD-1553B总线协议的工作原理并根据其基本结构、冗余设计等方面的要求总结出了高速1553B总线系统的特征。随后,本文在高速1553B总线系统设计要求的基础上对高速1553B总线系统的拓扑结构、冗余设计、通信调度等方面进行了分析与设计,提出了一种基于PCI的20M 1553B航电总线模块设计方案。该设计方案引入了双冗余的设计结构,并且其拓扑结构采用星型连接方式。这种方式可有效减少系统的响应时间,降低总线上各个节点设备之间的干扰,从而有效提高总线系统的稳定性、可靠性和实时性。该设计方案以FPGA芯片、PCI9054和RS485接口芯片为核心,采用FPGA逻辑电路实现总线系统接口模块协议处理的核心功能,实现BC/RT/BM终端一体化的逻辑设计以及1553B总线接口电路与PCI桥接芯片之间的逻辑控制。这种实现方式的成本低、灵活性高、适用性强。然后,根据设计方案对总线系统各个模块的接口信号、寄存器列表以及状态机进行分析与设计,通过Vivado编程实现总线系统的各个模块,并利用Model Sim对各个模块进行仿真验证。最后,结合总线系统的逻辑设计与资源要求进行元器件的选型,并完成各个模块的接口电路设计和系统硬件设计。搭建高速总线系统的硬件测试平台,并根据1553B总线协议标准对总线系统的通信功能和技术指标进行测试。测试结果表明总线系统的通信功能和技术指标均满足高速总线系统的设计要求,总线系统的数据传输速率达到了20Mbps。