论文部分内容阅读
我国航天事业不断前进,天基互联网得到快速发展,海量数据导致星上系统的信号处理能力亟需提升。星上系统的信号处理能力由处理器性能和片间通信能力决定,因为PLL为处理器、SerDes等核心芯片提供高频率低抖动的时钟信号,所以PLL成为限制星上系统的信号处理能力的关键子系统。面向SerDes应用的PLL对频率、抖动等指标要求更高,亟需突破该关键技术。随着工艺尺寸的缩减,SET已经成为PLL的软错误主要来源。为了维持PLL稳定工作,并保持低软错误发生率,必须对PLL进行抗SET加固设计。本文综合讨论了现有通用SET加固技术和面向PLL的SET加固技术,分析当前加固技术局限性并得出结论,传统SET加固设计会引起频率、抖动等重要指标性能退化,直接使用现有加固技术会导致加固后的PLL无法满足SerDes性能要求。需要提出新的加固方法,确保PLL频率、抖动等性能指标不会下降。本文研究面向SerDes的低软错误PLL技术,以一款非加固高性能PLL为蓝本,通过激光实验分析了非加固高性能PLL不同子模块SET敏感区域,以子模块敏感程度为依据,实施高性能PLL SET加固改造,降低PLL发生SET时的软错误。本文从PLL系统级加固技术、PLL模块级加固技术两个层次研究相应加固方法,解决现有加固技术对PLL性能损伤的问题。全文主要内容及创新之处如下:(1)提出设计一种非加固高性能自偏置PLL。芯片实测结果表明,该PLL输出时钟信号Rj抖动小于3ps,Dj抖动为5ps,能为SerDes提供最高3.125GHz的多相位低抖动时钟信号。该PLL为后续低软错PLL加固研究起技术支撑作用,通过激光实验,定性判断出不同子模块SET敏感程度,为后续加固提供研究基础。(2)提出双环自采样系统级加固技术对PLL进行加固。双环自采样加固技术不对PLL结构做具体限定,对PLL的反馈回路进行双备份,利用PFD中的鉴相死区,对发生在PLL反馈回路的SET进行滤除。采用冗余晶体管版图加固技术提升采样器的抗SET能力,激光实验证明该加固技术将该部分阈值从500pJ提升至1400pJ,有效提升PLL反馈回路抗SET性能。(3)提出敏感节点转移法和多通道泄放技术对电荷泵进行加固。将最敏感的节点转化成相对不敏感的区域,解决电荷泵开关电路敏感性问题;通过提高电源电压幅值,加入匹配管提升电荷泵的失配性能。对于偏置电路提出了多通道泄放技术,提高了偏置部分的抗SET性能。根据仿真结果,电荷泵在加固前会导致PLL失锁,加固后只会引起PLL输出有500MHz频率波动。未加固的偏置电路电压波动分别为1.17V和0.37V,而加固后的偏置电路电压波动为0.048V和0.046V,加固后的电压变化最大抑制效果约为94%。(4)提出多偏置技术和交叉耦合技术对VCO的偏置电路和环振分别进行加固。加固后的VCO可以满足高频、多相位、低噪声等指标。多偏置技术解决了偏置部分产生的SET对VCO的影响,交叉耦合技术解决了VCO环振对SET的敏感性,以上两种加固方法不会破坏VCO原有结构,只会增加VCO面积和功耗,不造成噪声、频率等指标衰减。重离子实验表明,多偏置VCO在LET为83.7MeV·cm~2/mg依然不会发生SET;激光实验表明,激光阈值从1.4nJ上升到3.5nJ,实验证明多偏置技术能有效提升VCO抗SET性能。交叉耦合技术解决了VCO环振部分对SET的敏感性,电路仿真表明未加固VCO在SET轰击下产生2.7GHz频率变化,加固后的交叉耦合VCO在SET轰击下产生0.47GHz频率变化,证明该VCO加固效果明显提升。(5)提出内循环强制更新分频器技术。设计将错误值更改为正确值的更新机制,将投票器插入分频器反馈循环中,解决了传统TMR分频器中的SEU积累问题。该方法不需要增加额外面积或者功耗,而且不会破坏分频器原始结构,不会造成分频器性能显著下降。重离子实验表明,该分频器在LET为83.7MeV·cm~2/mg依然不会发生SET/SEU;激光实验表明,其激光阈值也从1150pJ上升到2400pJ,实验证明以上加固技术能有效提升分频器抗SET性能。