论文部分内容阅读
各种飞行设备的姿态控制系统如同人类的手脚一样控制着飞行设备的姿态。姿态控制系统中控制计算机负责所有命令和数据的下发，是整个系统的大脑。对于目前应用广泛的1553B总线协议，控制计算机不能满足通信需求。本课题针对该问题设计了由控制计算机到RT终端的中继器——1553B总线控制器，实现了由控制计算机到RT终端的可靠通信。设计中采用RS-422接口与弹载计算机进行通信，利用FPGA内部的IP核实现对1553B协议芯片的快速配置，在弹载计算机与RT终端之间的数据通信进行了可靠性设计。针对控制计算机与RT终端间接口不匹配的问题，采用RS-422接口作为中转接口。本文采用一种分频时钟的方法来控制串行数据的波特率。用这种方法控制串行数据读取点时，读取点接近每个数据位的中间位置，这样能避免因为信号的抖动而产生的错误，而且能避免因数据脉宽不准确而产生的误读。提出了利用FPGA内部的IP核实现1553B协议芯片快速配置为BC功能的方法。1553B协议的实现采用了协议芯片BU-61580。由于BU-61580可以工作在BC、RT和BM三种模式，在使用前首先要根据实际需要对其进行配置，每种功能需要配置的寄存器多达几十个，按照常用的配置方法，配置芯片的逻辑非常冗长。为了简化逻辑设计，对BU-61580进行快捷配置，设计中应用了FPGA内部的IP核，将配置信息预先存储在ROM中，每次上电先将配置信息写入BU-61580中。这样就大大缩短了软件的长度，同时修改配置参数更加方便。为了提高弹载计算机与RT终端间数据通信的可靠性，对通信逻辑进行了可靠性设计。设计中着重采用了避错设计和查错设计两种设计方法。避错设计贯穿程序编写的始末，是程序设计必须遵守的基本原则。查错设计则落实到了数据传递过程中的每个功能模块，对数据传输的各个环节进行层层把关。进行了可靠性设计后，能够全程监视数据传输的各个环节，保证了数据通信的万无一失。课题中的1553B总线控制器已通过各种试验的考验，试验中未出现硬件的失效及逻辑功能的异常，证明对总线控制器的设计合理、可靠。