面向多核处理器的内存控制器设计研究

来源 :中国科学院大学 | 被引量 : 0次 | 上传用户:zxw364963027
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
多核处理器的发展对内存系统的延迟、带宽和功耗等方面提出了更高的要求。访存延迟和带宽是评价内存系统性能的主要标准。相对于多核处理器性能的快速提高,访存延迟的改进速度较为缓慢。访存带宽的增加通常以提高内存系统功耗为代价。为平衡内存系统的性能需求和功耗开销,内存控制器优化工作应当首先立足于内存系统性能和功耗分析方法的研究,并在传统内存控制器结构基础上提出新的内存控制器设计方法。  通用多核处理器内存控制器设计的主要挑战之一是应用程序访存特性的多样性。内存系统由内存控制器和内存芯片组成。本文结合内存芯片的结构特征,从应用程序访存特性入手,通过建立内存系统性能模型分析影响内存系统性能和功耗开销的关键因素。在该内存系统性能模型的基础上,本文提出一系列内存控制器设计和优化方法。这些方法在提高内存系统性能的前提下,兼顾功耗开销。  本文的主要贡献和创新点如下:  1.内存系统性能模型。在分析应用程序访存特性和内存芯片结构特征的基础上,本文通过建立内存系统性能模型,从理论上给出应用程序访存特性和内存系统结构参数对内存系统性能和功耗的影响。既简化了内存系统性能分析过程,又可以发现多核处理器内存系统的性能瓶颈所在。  2.内存控制器优化方法。本文总结了一系列指导内存控制器优化的关键策略,并提出了一套基于冲突距离控制的访存调度算法。该算法突出了Bank级并行度对内存系统性能的影响,有利于提高内存系统性能。本文还分析了内存控制器异步设计对内存系统性能和功耗的影响。  3.面向数据流并行性的多微通道内存控制器设计。本文在单通道内存控制器设计中引入数据流并行的概念,并提出一种面向应用程序数据流并行性的多微通道内存控制器设计方法。通过使多个数据流独立并行访问内存芯片的各个芯片,多微通道内存控制器可以提高内存系统峰值带宽,缩短访存延迟,具有较高的性能功耗有效性。此外,通过对内存芯片芯片进行细粒度的低功耗状态控制,多微通道内存控制器可以在访存带宽压力较低时进一步降低功耗开销。  4.面向访存多样性的多微通道内存控制器设计。本文提出一种面向应用程序访存多样性的多微通道内存控制器设计方法,使不同访存特性的应用程序使用不同宽度的访存通道,以满足各种访存特性对延迟和带宽的不同要求。在此基础上提出一种适用于该内存控制器的分组访存调度算法和基于带宽分配的通道选择算法,将访存请求按照通道宽度分组,并以组为单位进行调度,在满足不同应用程序访存特性的同时,保证了内存系统的带宽利用率。
其他文献
随着Web信息的急剧增长,Web用户的迅速壮大,Web搜索产业的繁荣,信息检索技术受到国内外学者、公司和政府的普遍关注。由于Web页面信息容量的日益膨胀,PDA用户和手机用户浏览网络
学位
随着信息技术的突飞猛进和电子产品的不断增多,个人信息数据急剧膨胀。面对规模庞大,类型复杂的个人数据,如何进行高效的管理和应用已成为每个人所必须面对的问题。现有的数
临近空间飞艇平台的设计是一项极具复杂性和多样性的系统工程,这一点目前无论国内还是国外都已经达成了共识。对于这样一个庞大系统的设计,所涉及到的学科繁多、设计周期也很难
从1900年普朗克提出量子假设至今,量子理论历经了百多年的发展。量子理论不但让人们更深刻地认识了微观世界,也与其它领域交融而产生了新的学科。量子计算正是量子物理、数学
形状作为一种重要的视觉信息,在计算机视觉和模式识别领域已经得到了研究人员越来越多的关注,在基于内容的图像检索中,形状特征也是描述图像内容的最重要的特征之一,因此获取
多源信息融合技术是用来对多源传感器信息进行综合处理的一种技术,是对若干个传感器采集的数据和信息加以自动分析、综合处理,以完成精确的位置和身份估计以及对态势和威胁程度
随着互联网的迅速发展,特别是“软件即服务”正在成为互联网软件的重要应用模式,互联网用户不再只是简单地浏览信息,而是可以享受互联网提供的各类服务。互联网发展成为一个不断
在数控加工中,广泛使用G代码编程,但是G代码描述的加工过程不够简单直观,编程人员需要精确计算出刀具轨迹。本文提出采用有向几何编程语言’GPL(Geometric Programming Language
随着信息技术的飞速发展,人们所能获取的信息数据急剧增加,同时人们发现从海量数据中获取真正感兴趣的内容越来越难。推荐系统是为了解决信息过载问题而提出的一种智能系统,根据