频率合成器的性能指标对整个电子系统的性能起着决定性作用，现代电子系统对性能指标要求越来越高，因此高性能频率合成技术的研究要求也越来越迫切。本文的主要工作内容就是结合多种频率合成技术对宽频带、低杂散、快捷变频、小步进的高性能频率合成技术展开研究[1,2]。首先，本文对DDS结合直接频率合成技术（DS）的设计方案进行仿真分析、指标核算，为了进一步验证方案可行性，设计制作了方案中的部分单元电路并进行测试，对测试结果分析得出：在窄带输出情况下，该方案在频率步进、相位噪声、杂散抑制度、变频速度指标方面都表现出很高性能。然后，为了避免DDS+DS在宽带输出时的杂散问题，采用了DDS+PLL的研究方案，对方案进行分析及指标估算，并设计制作了锁相环路的关键电路对跳频时间及相位噪声等指标进行测试，测试结果表明，在设计合适的环路参数情况下，500MHz带宽跳频时间约为5us，满足课题研究的预期；频综输出9GHz时相位噪声测试结果为：-87dBc/Hz@1kHz，-99dBc/Hz@10kHz。最后，为了进一步改善相位噪声，对DDS+PLL方案进行改善，环路反馈信号先进行下变频，再进行分频以降低分频比，进而降低相位噪声。综合考虑课题要求及电路设计难度，确定最终设计方案并进行设计制作及测试。测试结果为：频率源输出频带为34~36GHz，在整个输出频带内相位噪声优于：-88dBc/Hz@1kHz，-96dBc/Hz@10kHz，-102dBc/Hz@100kHz，相比最初的DDS+PLL方案改善了约9dB；实测锁相环环路跳频带宽700MHz、1MHz时频率切换时间分别为：7.9us，0.37us；频率步进为300uHz；整个输出频带内信号输出功率大于3dBm；输出频带内杂散抑制度优于45dBc。