光纤通信由于其一系列的优点，已经成为信息高速公路的骨干。鉴于信息传输的爆炸性发展和产品化后高可靠性、低成本的要求，本文对光纤通信系统中的光接收机电路从高集成度和高速率两个方向进行深入地分析和研究。 在详细地分析比较了光接收机中各模块电路的工作原理和电路结构后，首先采用0.25μm CMOS工艺实现了一个SDH STM-16级别(2.5Gb/s)的高集成度的光接收机芯片。为使得光接收机电路的抖动满足ITU-T建议规定的抖动指标，采用了一种环路参数优化的方案。为实现高集成度，芯片采用了一种特别设计的电荷泵锁相环结构，使其同时具有时钟恢复、数据判决和1:2分接的功能。本文还提出了一种结构简单、能够消除系统相位误差的时钟数据恢复电路中的超前滞后鉴别结构(己申请专利)。测试结果表明该芯片各项性能指标均达到了国际先进水平，可以应用在符合SDH STM-16标准的光纤通信传输系统中。 采用0.18μm CMOS工艺实现了光纤传输系统SDH STM-64级别(10Gb/s)时钟恢复中的锁相环芯片。采用一种对称的、用两异或门结构的鉴频鉴相器来消除系统相位误差，还特别设计了能获得正交时钟输出的5GHz双延时路径振荡器和LC环形振荡器。模拟结果表明该鉴频鉴相器使得锁相环的锁定时间比文献能检索到的其它类型的改进结构的锁定时间缩小到十分之一以下。芯片的最终测试结果表明该锁相环具有锁频范围宽、输出相位噪声性能好和功耗低等优良指标。 本文最后利用最新获得的德国IHP 0.25μm SiGe BiCMOS工艺，研究在更高的80Gb/s速率上设计光接收机中的1:2分接器电路。针对现有的测试条件，设计了能够驱动大负载的高增益大带宽的时钟驱动电路。运用超高速电路中可以利用的传输线理论设计相应的匹配网络，解决超高速信号的输入输出匹配以及芯片内部信号间的匹配问题。通过瞬态分析，该芯片能够在超过80Gb/s上得到令人满意的模拟结果。该芯片如果设计成功将成为目前国内速率最高的集成电路。 本论文的研究做出了多项创新性工作，填补了国内在实现高集成度和高速率级别光接收机芯片研究的空白，取得了多项领先成果。对于设计具有独立知识产权的下一代光传输关键芯片具有重要的学术意义和应用价值。