论文部分内容阅读
流水线型模数转换器(Pipelined ADC)在转换速度、精度、功耗上有很好的折中而被广泛的应用在无线通信等领域。考虑到ADC中各种非理想因素,通过数字校准算法的辅助来提高ADC的性能成为目前研究的重要方向之一。Dither技术作为数字校准算法的一种,是提高ADC性能的一种关键技术。本文研究应用Dither技术改善ADC性能,性能的改善主要体现在三个方面：第一个方面提高ADC的有效分辨率,使得ADC能够分辨低于1LSB的输入信号；第二个方面提高ADC的SFDR,应用Dither技术降低ADC中的谐波分量从而提高了ADC的SFDR;第三个方面改善ADC的DNL总误差。设计Dither算法的验证方案,以及验证方案中需要在FPGA上进行数字处理的模块,主要包括下面四个模块：宽带Dither产生模块、PN序列码延迟模块、数字减法器模块以及数字滤波器模块。在Matlab/Simulink下搭建一个12位流水线型ADC误差模型,以该误差模型作为目标ADC,搭建外部宽带大幅度Dither结构并进行行为级仿真,Dither的加入使得ADC的SFDR从76.79dB提高到82.07dB,信噪比下降1.6dB,Dither技术在改善SFDR的同时会降低ADC的信噪比,同时发现这种结构存在着三点缺陷——Dither幅度受限的缺陷、DAC要求很高的缺陷以及不能精确的去除加入的PN序列的缺陷。针对Dither幅度受限这个缺陷提出了基于信号幅度的自适应Dither结构,仿真结果表明这种结构把ADC的SFDR从76.79dB提高到88.08dB,信噪比降低0.36dB。在此基础上,针对其他两个缺点提出了自适应存储型Dither结构,这种结构把ADC的SFDR从76.79dB提高到91.72dB,信噪比下降O.11dB,证实了自适应存储型Dither结构对于SFDR的提高更有优势并且能够降低加入的Dither对信噪比的影响。