随着集成电路技术的不断发展和制造工艺水平的不断提高,芯片规模逐渐扩大,功能也越来越复杂。如何在一定时间内发现设计中尽可能多的漏洞,保证验证的完备性和高效性,成为IC验证领域的重点课题。同时为了满足日益增长的验证需求,验证技术与验证语言也在不断更新换代。基于System Verilog验证语言发展起来的UVM验证方法学已经成为如今验证领域的主流趋势。本文详细介绍了当前主流的UVM验证方法学的平台结构与核心思想,对UVM验证平台的核心机制、通信方式、寄存器模型以及验证组件的结构功能等多个方面进行了深入分析,充分体现了UVM验证方法学在验证平台完备性、高效性、复用性以及灵活性等方面的优势。本文以嵌入式以太网控制器芯片为验证对象,对芯片中各个模块的功能结构、工作原理、连接方式以及TCP/IP协议进行了深入研究。从嵌入式以太网控制器芯片的功能、场景、接口、异常、寄存器等维度,提取了验证仿真功能点,搭建了基于UVM的层次化的验证平台。该验证平台集成了三个子环境、计分板、寄存器模型、断言、功能覆盖率收集等组件,重点对验证平台的设计思想、各个组件的实现方式、验证机制以及通信方式进行了详细分析。接着基于该层次化的UVM验证平台编写测试用例,并结合仿真波形与仿真日志对验证结果进行分析。验证完成后,使用VCS仿真工具自动收集代码覆盖率与功能覆盖率,对不能覆盖到的仿真点进行分析与阐述。最终实现功能覆盖率达到100%,代码覆盖率大于90%的验证目标。最后对本文的工作内容进行了总结,对本文的创新性进行了分析,并对验证过程中存在的不足之处进行了阐述。实践证明,本文所设计的验证平台层次清晰、结构分明,具有高效性、完备性、灵活性以及可复用性。目前该款芯片已经成功流片,同时部分组件已经成功移植到其他项目中。