伴随着集成电路制造技术的快速发展,IP核复用技术虽然解决了芯片设计难度大和设计时间长的问题,但是随之出现的IP核盗窃、非法复制、倒卖、篡改的问题却是极大的阻碍了IP核市场的发展。所以使用加密技术对IP核进行保护,并且要在保证IP核提供商的利益基础上为广大的IP核购买者提供最大的方便,促进IP核的市场健康发展是当下需要解决的一个重大问题。相比于其他的对称加密算法,美国联邦政府最新采用的AES加密算法在可靠性、高效性、节省资源方面都有较大的优势。而几乎所有的研究都表明在同样的安全度下,在公钥加密算法中椭圆曲线加密算法所占用的资源是最少的,因为它的密钥最短。因此将AES加密算法和椭圆曲线加密算法用于IP核的保护无疑是最好的选择。本论文选用了对称密钥算法AES,使用Verilog语言实现AES硬件的加解密模块IP核,并且在该模块中实现了加解密的资源共享,节省了芯片的面积,提高了芯片的运算速度。最后将该IP核嵌入FPGA的PS软硬件协同平台上,成功地验证了基于AES的IP核保护系统的功能。此外,本文使用Verilog语言实现了椭圆曲线加密算法的硬件加解密模块IP核,并且使其能工作在素数域和有限域这两个不同的运算域上,而且在这两个不同的运算域上实现了资源共享,最后通过了方案的验证。由于在ECC的IP核中没有全局时钟,就没有时钟偏移,芯片的功能得到了很大的提高。