高速数据采集已广泛应用于无线电通信、雷达和精密测量仪器中。传统的基于时间交织数据采集系统采用片上系统总线架构设计，但由于时钟的局限性很难扩展较多的模数转换芯片(Analog to Digital Converter, ADC)来提高系统采样率。而随着集成电路的发展，由片上系统发展而来的片上网络具有多核并行通信以及全局异步局部同步的时钟分布特点，它解决了片上系统多核并行通信以及全局时钟的局限问题。本文将片上网络与时间交织采样技术相结合，实现了一种高吞吐率、低传输延时和高精度时间交织采样的片上网络数据采集体系结构，为高速数据采集研究提供一种新的解决方案。具体的研究工作如下：
　　首先，在研究片上网络体系结构的相关理论基础上，提出应用于高速数据采集的片上网络总体设计方案和体系结构。将ADC和高速传输接口映射为片上网络的资源节点，采用分组交换机制定义数据的传输方式并设计了与ADC和路由节点相连的ADC资源网络接口。采用简化的2DMesh拓扑结构方式连接片上网络的路由节点与资源节点，合理地分配网络中的流量，提高数据的传输效率。然后采用确定性XY路由算法设计片上网络路由器，实现一种高吞吐率、低传输延时的高速数据采集体系结构。
　　随后，由于时间交织采集的ADC采样时钟需要高精度同步，在研究相关时钟同步的理论基础上，将WhiteRabbit时钟同步协议应用于片上网络，以路由器的时钟作为ADC的采样时钟，提出路由器的时钟同步方案。方案引用主从系统的同步方式，首先采用精密时钟协议(Precision Timing Protocol, PTP)协议确定主从节点时钟的时钟偏移实现路由器时钟的粗同步，随后采用全数字双混频鉴相器(Digital Dual Mixer Time Difference,DDMTD)确定主从节点时钟的相位关系实现路由器时钟的细同步，使得路由器的时钟同步精度达到亚ns级，实现时间交织ADC采样时钟的高精度同步。
　　最后，对本文设计的体系结构和时钟同步进行联合仿真。仿真结果表明，所提出的应用于高速数据采集的片上网络体系结构的最高吞吐率为0.76flit/cycle/node，最大链路带宽为212.5MB/s，路由器的数据传输延时为11个时钟周期，时钟同步后的时间交织采样通道间的平均绝对误差小于20ps，满足所提出的片上网络数据采集架构的性能要求，为高速数据采集的研究工作打下了坚实的基础。