本文首先论述了课题的研究背景以及DDS和PLL的基本工作原理,并分析了DDS的杂散特性及PLL环路的噪声来源；对频率合成器的三种实现方案进行了综合比较；针对PLL内插DDS方案中滤波器难以实现的问题,提出了一种改进的设计方案。其次,采用DDS直接激励PLL的实现方案,设计了一款K波段频率合成器。阐述了DDS和PLL的软硬件设计过程,并利用ADISimPLL软件对PLL电路的各项性能及环路滤波器进行了仿真；给出了DDS电路、PLL电路以及整体电路的测试结果。比较了PLL电路的实测及仿真结果,分析了造成差异的可能原因。研究了PLL参考源相位噪声和芯片基底噪声对带内噪声的影响。研究了频率合成器PCB设计的电磁兼容性问题及调试方法。再次,本文采用基片集成波导技术(SIW)设计了一款K波段的带通滤波器。利用HFSS三维电磁仿真软件完成了电路的建模和仿真,并进行了加工及测试。对比其测试及仿真结果,分析了造成差异的原因。最后,指出了设计中的不足之处,并提出了解决办法。